SL15100
可编程扩频时钟发生器（ SSCG ）
主要特点
低功耗
- 7.7毫安-典型为66MHz和VDD = 3.3V
- 6.8毫安-典型为66MHz和VDD = 2.5V
宽2.5V至3.3V +/- 10 ％电源电压范围
可编程输出3至200MHz
低抖动
- 110ps为66MHz
可编程中心或向下扩频调制
从0.25到5.0％
8 48 MHz的外部晶振范围
8至166 MHz的外部时钟范围
内部集成稳压器
可编程PD ＃ / OE / SSON ＃ / FS功能
在XIN和XOUT引脚可编程CL
可编程输出上升和下降时间
可编程调制频率为30
120千赫
描述
该SL15100的可编程低功耗传播
频谱时钟发生器（ SSCG ）用于减少
电磁干扰（EMI） 。该产品是
使用SpectraLinear专有设计
EProClock
可编程锁相环（ PLL ）和传播
频谱时钟（ SSC ）技术，合成和
调制的输入时钟。调制时钟可以
显著降低所测量的EMI水平，并导致
在符合监管机构的要求。
输出时钟频率，扩频％ ，产量上升和下降
倍，晶体负载，调制频率和
PD ＃ / OE / SSON ＃ / FS的功能可以被编程，以满足
的宽范围的应用的需要。该SL15100
工作于2.5V至3.3V电源电压范围。
该产品与采用8引脚TSSOP封装
商用级和工业级。
参阅SL15101最多四（4）可编程时钟
输出和SL15L100 / 101可编程SSCG产品
对于1.8V电源工作。
应用
打印机，多功能一体机
数码复合机
NBPCs和液晶显示器
路由器，服务器和切换器
HDTV和DVD -R / W
好处
峰值EMI降低8 16分贝
快速进入市场
降低成本
减少PCB层数
Eleminates需要高阶结晶（ Xtals ）
和晶体振荡器（XO ）
框图
REV 1.8 ， 2007年8月10日
第16页1
2200 LAURELWOOD路，圣克拉拉， CA 95054电话： （ 408 ） 855-0555传真： （ 408 ） 855-0550 www.SpectraLinear.com
SL15100
引脚配置
8引脚TSSOP
引脚说明
针
数
1
2
3
4
引脚名称
VDD
XOUT
XIN / CLKIN
PD ＃ / OE
PIN TYPE
动力
产量
输入
输入
正电源。
引脚说明
晶体或陶瓷谐振器输出引脚。离开这个引脚悬空
（浮） ，如果使用外部时钟在引脚3 。
晶体振荡器，陶瓷谐振器或外部时钟输入引脚。
用户可编程PD ＃或OE控制引脚。掉电（ PD ＃ - 活动
低） ：如果PD ＃ = 0（低）时，该设备被断电并且两个SSCLK和
REFOUT输出弱拉低至VSS 。输出使能（ OE-
高电平有效） ：如果OE = 1 （高） ，在SSCLK和REFOUT输出
启用。
PD ＃或OE弱上拉至VDD 。
5
6
7
8
VSS
SSCLK1或
REFCLK1
SSCLK2或
REFCLK2
SSON ＃ / FS
动力
产量
产量
输入
电源接地。
该引脚可被编程为SSCLK1或REFCLK1 。
该引脚可被编程为SSCLK2或REFCLK2 。
可编程SSON ＃或频率选择（ FS ）控制引脚。如果SSCG ＃
函数编程：传播上= 0 （低）或扩关= 1 （高） 。如果FS
功能被编程：时钟频率之间可切换
两组频率作为编程。
SSON ＃或FS弱拉低至VSS 。
REV 1.8 ， 2007年8月10日
第16页2
SL15100
概述
电磁干扰的数字电路的主要来源是
系统时钟和所有其它同步时钟和
从系统时钟产生的控制信号。该井
知道过滤（抑制）和屏蔽技术
（遏制），而有效的，可以花钱，板
空间和较长的开发时间。
一个更有效和高效的技术，以减少EMI是
扩频时钟发生器（ SSCG ）技术。
相反，使用恒定的时钟频率， SSCG的
技术调制（差）与一个系统时钟
更小的频率，以减少EMI辐射在其
来源：系统时钟。
该SL15100使用SpectraLinear设计
专有的可编程
EProClock
锁相环
路（PLL）和扩频技术（ SST）的至
合成并调节（扩散） ，系统时钟等
该能量被分布在一个较宽的带宽。
这降低了电磁辐射的峰值
基波和谐波。这减少了
辐射能量可以显著降低成本
监管机构的要求和遵守
改善时间将产品推向市场，而不会降低系统perfor-
曼斯。
该SL15100工作在3.3V和2.5V电源
电源电压。请参阅SL15L100为1.8V电源
电源工作。
该SL15100是采用8引脚TSSOP封装，可
0至+ 85°C扩展商业级温度范围
和-40至+ 85°C工业温度范围。
输入频率范围
输入频率范围是从8.0到48.0兆赫
晶体和陶瓷谐振器。如果使用外部时钟是
使用时，将输入频率范围是从8到166兆赫。
输出频率范围和输出
两（ 2 ）输出可以编程为SSCLK或
REFCLK 。 SSCLK输出可以合成到任何
基于有效的从3到200 MHz的传播价值
输入频率。价差SSCLK引脚可
通过SSON ＃输入控制引脚停止，如果SSON ＃引脚
高（ VDD ） ，频率在该引脚为合成
输入频率的标称值，并且没有
价差。
REFOUT是振荡器的缓冲输出，并且
相同的频率作为输入频率不
蔓延。然而， REFOUT值也可以通过分
使用输出分频器从2到32的第二
可编程的输出（ SSCLK2 ）可以用来
生成SSCLK1的副本（ 2扇出）或同一
SSCLK频率可以从2分至32。
情况下，扩散％的值是相同的原始
编程价差百分比值。通过仅使用一阶
晶体， SL15100可以合成输出频率高达
200兆赫，省去了高阶晶体
（ Xtals ）和晶体振荡器（XO ） 。这降低了
同时提高了系统时钟精度的成本，
性能和可靠性。
REV 1.8 ， 2007年8月10日
可编程CL （晶体负载）
该SL15100提供可编程片上电容
在XIN / CLKIN （引脚3 ）和XOUT （引脚2 ） 。分辨率
这种可编程电容器是6位与最低位值
在0.5pF 。当所有位都断引脚电容
要将CxIN =的CxOUT = 8.5pF （最小值） 。当所有位都
对引脚电容是要将CxIN =的CxOUT = 40pF （最大
值）。 C的值
XIN
和C
XOUT
基于C
L
（晶体负载电容），可以计算为：
C
XIN
=C
XOUT
=2C
L
-C
PCB
。参考页-13为
（晶体负载更多的信息C
L
).
此外，如果一个外部时钟被使用时，电容
引脚3（ CLKIN）可以被编程以控制的边沿速率
该输入时钟，提供额外的EMI控制。
可编程调制频率
在扩频时钟（ SSC ）调制默认
值是31.5千赫。最高到120 kHz的更高的价值可以
也可以编程。低于30 kHz的调制
频率不建议留出了一系列的
音频带宽，因为这个频率可能是
检测为噪声由内的所述音频接收器
附近。
可编程扩频百分比（ ％ ）
传播百分比（％）的值是由可编程+/-
0.25％ ±2.5 ％ （中间差价） ，或-0.5 ％至-5.0 ％ （下降
传播）的所有SSCLK频率。因此能够
传播的节目更小或更大非标准值
个百分点。联系SLI ，如果这些不规范的价差百分比
值，则需要在应用程序中。
SSON ＃或频率选择（ FS ）
该SL15100引脚8可被编程为任何SSON ＃
使能或禁止编程的传播百分比
值或频率选择（ FS ） 。如果SSON ＃时，
当该引脚拉高（ VDD ） ，价差已停止
和频率是不传播的标称值。如果
低（GND） ，频率是标称值的
价差。
如果FS的功能时，所述输出管脚可被编程
对于不同的频率组所选择的FS。 SSCLK
值可以是从3至200MHz的任何频率，但
传播％是相同的百分比值。 REFOUT是
相同频率的输入参考时钟或分频
从2至32 ，而不扩散。在该组频率
表1给出EN例如，使用48MHz的晶振。
该SL15100还允许扇出的2 ，这意味着销
图6和7可以被编程为具有相同的频率
或者没有扩散，使得F1 = F2和F3 = F4 。
FS
(Pin-8)
0
1
SSCLK1
(Pin-6)
F1 = 66MHz的+/- 1 ％
F3 = 125MHz的， + / - 3％的
REFCLK2
(Pin-7)
F2 = 48MHz的
F4 = 24MHz的
表1.频率选择（ FS ）
掉电（ PD ＃ ）或输出使能（ OE ）
该SL15100引脚4可以编程为两种PD ＃或
OE 。 PD ＃断电而OE整个芯片只
禁止输出缓冲器为Hi -Z 。
第16页3
SL15100
绝对最大额定值
描述
电源电压（VDD）
所有输入和输出
工作环境温度
工作环境温度
储存温度
结温
焊接温度
ESD额定值（人体模型）
ESD额定值（充电器型号）
ESD额定值（机器型号）
闭锁
JEDEC22-A114D
JEDEC22-C101C
JEDEC22-A115D
125°C
在操作中，C级
在操作中，我级
不通电
在操作中，电源被施加
条件
民
-0.5
-0.5
0
-40
-65
-
-
-4,000
-1,500
-250
-200
最大
4.6
VDD+0.5
85
85
150
125
260
4,000
1,500
250
200
单位
V
V
°C
°C
°C
°C
°C
V
V
V
mA
直流电气特性（C级）
除非另有说明， VDD = 3.3V +/- 10 ％ ， CL = 15pF的和环境温度范围0 + 85摄氏度
描述
工作电压
输入低电压
输入高电压
输出高电压
输出低电压
输入高电流
输入低电平电流
符号
VDD
VIL
VIH
VOH1
VOL1
IIH
IIL
条件
VDD+/-10%
CMOS电平，引脚4和8
CMOS电平，引脚4和8
IOH = 10毫安，引脚6和7
IOL = 10毫安，引脚6和7
VIN = VDD ，引脚4和8
如果没有使用上拉/下拉电阻
VIN = GND ，引脚4和8
如果没有使用上拉/下拉电阻
FIN = 30MHz的， REFCLK = 30MHz的
SSCLK = 66MHz的， PD ＃ / OE = VDD
SSON ＃ = GND ， CL = 0
PD ＃ = GND
管脚6和7
最小设定值
民
2.97
0
0.7VDD
VDD-0.5
-
-
-
典型值
3.3
-
-
-
-
-
-
最大
3.63
0.3VDD
VDD
-
0.5
10
10
单位
V
V
V
V
V
A
A
工作电源电流
待机电流
输出漏电流
可编程
输入电容
引脚2和3
输入电容
负载电容
国际直拨电话
ISBC
IOL
PCIN
PCOUT
CIN2
CL
-
-
-10
-
-
-
-
-
7.7
70
-
8.5
40
0.5
4
-
9.2
90
10
-
-
-
6
15
mA
A
A
pF
pF
pF
pF
pF
最大设定值
分辨率（编程步骤）
引脚4,8
SSCLK / REFCLK ，引脚6和7
REV 1.8 ， 2007年8月10日
第16页4
SL15100
AC电气特性（C级）
除非另有说明， VDD = 3.3V +/- 10 ％ ， CL = 15pF的和环境温度范围0 + 85摄氏度
参数
输入频率范围
输入频率范围
符号
FIN1
FIN2
条件
晶体或陶瓷谐振器
外部时钟
SSCLK
REFCLK ，晶体或谐振器输入
REFCLK ，时钟输入
SSCLK
REFCLK
时钟输入，引脚3
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
可编程， VDD = 3.3
CL = 15pF的， 2080％的VDD
CLKIN = SSCLK = 166MHz的， 2 ％点差
REFCLK =关
CLKIN = SSCLK = 66MHz的， 2 ％点差
REFCLK =关
CLKIN = SSCLK = 33MHz的， 2 ％点差
REFCLK =关
CLKIN = SSCLK = 166MHz的， 2 ％点差
REFCLK =开
CLKIN = SSCLK = 66MHz的， 2 ％点差
REFCLK =开
CLKIN = SSCLK = 33MHz的， 2 ％点差
REFCLK =开
CLKIN = SSCLK = 166MHz的， 2 ％点差
REFCLK =开
民
8
8
3
0.25
0.25
45
45
40
-
-
-
-
-
-
-
-
-
-
-
-
-
-
典型值
-
-
-
-
-
50
50
50
4.00
2.00
1.40
1.10
0.85
0.70
0.55
90
100
120
100
105
180
80
最大
48
166
200
48
166
55
55
60
4.80
2.40
1.70
1.35
1.00
0.85
0.67
120
130
160
130
140
240
100
单位
兆赫
兆赫
兆赫
兆赫
兆赫
%
%
%
ns
ns
ns
ns
ns
ns
ns
ps
ps
ps
ps
ps
ps
ps
输出频率范围
FOUT1
输出频率范围
FOUT2
输出频率范围
FOUT3
输出占空比
输出占空比
输入占空比
输出上升/下降时间
输出上升/下降时间
输出上升/下降时间
输出上升/下降时间
输出上升/下降时间
输出上升/下降时间
输出上升/下降时间
周期到周期抖动
（ SSCLK - 引脚7 ）
周期到周期抖动
（ SSCLK - 引脚7 ）
周期到周期抖动
（ SSCLK - 引脚7 ）
周期到周期抖动
（ SSCLK - 引脚7 ）
周期到周期抖动
（ SSCLK - 引脚7 ）
周期到周期抖动
（ SSCLK - 引脚7 ）
周期到周期抖动
（ SSCLK - 引脚6 ）
DC1
DC2
DCIN
tr/f1
tr/f2
tr/f3
tr/f4
tr/f5
tr/f6
tr/f7
CCJ1
CCJ2
CCJ3
CCJ4
CCJ5
CCJ6
CCJ7
REV 1.8 ， 2007年8月10日
第16页5
QQ：2880707522 复制
