飞利浦半导体
SC16C752
双UART,具有64字节FIFO
表2:
符号
引脚说明
- 续
针
38, 23
TYPE
I
描述
清除发送(低电平有效) 。
这两个输入与UART相关
通道A和B的逻辑0(低)的CTS引脚指示调制解调器或数据集
准备从SC16C752接受发送数据。状态通过读取测试
MSR [4]。这些引脚只影响发送和接收操作时,自动CTS
功能通过增强型功能启用寄存器EFR [ 7 ]硬件溢流
控制操作。
数据总线(双向) 。
这些管脚是8位, 3态数据总线用于传送
信息或来自用于控制的CPU 。 D0是最显着的一点和FI RST
在发送数据位或者接收串行数据流。
数据设置就绪(低电平有效) 。
这两个输入与UART相关
通道A和B的逻辑0(低)这两个引脚指示调制解调器或数据集
上电和准备好与UART的数据交换。这些输入的状态
反映到调制解调器状态寄存器( MSR ) 。
数据终端就绪(低电平有效) 。
这两个输出与个体相关联的
UART通道A和B这两个引脚为逻辑0 (低电平)表示SC16C752
是上电和准备。这些引脚可以通过调制解调器控制寄存器来控制。
写逻辑1到MCR [ 0 ]将使DTR输出为逻辑0(低) ,使
调制解调器。这些引脚的输出为逻辑1写入逻辑0 MCR [ 0 ] ,或之后
后复位。
信号和电源地。
中断A和B (高电平有效) 。
这些引脚提供单独通道中断
INTA和INTB 。 INTA和INTB使当MCR [ 3 ]被设置为逻辑1时,中断
源的中断使能寄存器( IER )启用。中断条件包括:
接收器的错误,可接收缓冲区的数据,可用的发送缓冲区空间,或当
调制解调器状态FL AG检测。 INTA , INTB在后高阻抗状态
复位。
输入/输出读选通脉冲(低电平有效) 。
在IOR高至低跳变将加载
内部寄存器德网络地址所定义的内容,位A0 -A2到SC16C752
数据总线( D0-D7 ),用于通过外部CPU访问。
输入/输出写选通脉冲(低电平有效) 。
在IOW由低到高的跳变会
从外部CPU传输数据总线( D0-D7 )的内容传送到一个内部
注册即德网络地址位A0 -A2和CSA和CSB定义。
未连接。
用户去连接斯内德输出。
此功能与通道A和B.相关
这些引脚的状态去连接通过MCR [ 3 ]的软件设置,定义用户。
INTA - INTB被设置为主动模式和OPA- OPB为逻辑0时, MCR [ 3 ]被设置为一个
逻辑1的INTA - INTB被设置为三态模式和OPA- OPB为逻辑1时
MCR [ 3 ]设置为逻辑0 ,这两个引脚的输出是复位后高。
复位。
该引脚复位内部寄存器和所有的输出。该UART
发送器输出和接收器输入在复位期间被禁用。 RESET为
的高电平输入。
振铃指示(低电平有效) 。
这两个输入与UART相关
通道A和B这两个引脚上的逻辑0表示调制解调器已收到铃声
来自电话线路的信号。在这些输入引脚由低到高的跳变
产生调制解调器状态中断,如果启用。这些输入的状态是再FL ected
在调制解调器状态寄存器(MSR) 。
CTSA , CTSB
D0-D4,
D5-D7
DSRA , DSRB
44-48,
1-3
39, 20
I / O
I
DTRA , DTRB
34, 35
O
GND
INTA , INTB
17
30, 29
I
O
IOR
19
I
IOW
15
I
NC
OPA , OPB
12, 24,
25, 37
32, 9
-
O
RESET
36
I
RIA , RIB
41, 21
I
9397 750 11635
皇家飞利浦电子有限公司2003年版权所有。
产品数据
牧师04 - 2003年6月20日
5 47