AMERICAN MICROSYSTEMS ， INC。
AMI5LG门阵列
AMI5LS标准单元
PLLCORExxx
AMI5LG & AMI5LS CMOS
1998年11月
描述
该PLLCORExxx是一个锁相环结构单元。此单元格包含一个电压
控制振荡器（VCO ） ，一个内部环路滤波器，以及数字相位频率
探测器。该PLLCORExxx是AMI5L标准单元和门阵列可用。
客户提供的延迟和除法器模块，以及外部基准时钟，是
需要一个完整的PLL电路，其将锁定一个产生VCO时钟信号到一个
多个参考时钟频率。时钟分频器，延迟逻辑，并测试
逻辑是建立标准单元或门阵列核细胞作为软megacell块。
的“xxx”的指VCO的中心频率。
特点
内置环路滤波器节省外部环路滤波器元件
环路滤波器的时间常数是引脚可编程
50 ％ +/- 10 ％输出占空比
特定网络阳离子
（ VDD = 3.3V +/- 10 ％ ， TJ = -55-140c ）
CELL
PLLCORE60
PLLCORE75
PLLCORE90
PLLCORE120
PLLCORE170
FMIN （兆赫）
40
50
60
80
110
最大频率（MHZ ）
80
100
120
160
220
抖动性能数据尚不可用。使用内部环路滤波器的预期
导致抖动性能比较在1-3ns水平。使用外部环路滤波器的预期
改善抖动性能比较。抖动性能比较将取决于实际的ASIC电路
实施。
第1页4
AMERICAN MICROSYSTEMS ， INC。
AMI5LG门阵列
AMI5LS标准单元
PLLCORExxx
AMI5LG & AMI5LS CMOS
1998年11月
逻辑符号
PLLCORExxx
REFCLK
系统时钟
lf<3 ： 0>
pd
rn
tstvcopad
tstcppad
VCOCLK
引脚说明
信号
lf<3 ： 0>
PD
REFCLK
RN
系统时钟
VCOCLK
tstcppad
tstvcopad
PLLVDDPAD
PLLVSSPAD
控制输入编程环路滤波器
掉电从核心输入到PLL放置在低功耗模式（高电平）
从核心参考时钟芯片焊盘细胞或核心逻辑供应
从磁芯复位信号，复位PLL和放电回路滤波器（低电平）
系统时钟为核心（在尖东= 1 ，系统时钟= TSTCLK ）
VCO输出到分频器逻辑或到PLL测试逻辑这个信号不应该被用于一个核心时钟
外部测试引脚：从电荷泵输出
外部测试引脚：模拟输入到VCO
外部引脚：提供隔离的PLL供应的Vdd
外部引脚：提供隔离的PLL Vss的供给
信号说明
等效门
PLL模块
测试逻辑
PLLCORE
PLL垫
等效门
61.4
角单元
2 I / O焊盘+ 2电源垫
第2页4
AMERICAN MICROSYSTEMS ， INC。
AMI5LG门阵列
AMI5LS标准单元
PLLCORExxx
AMI5LG & AMI5LS CMOS
1998年11月
VCO中心频率
请联系厂家指定所需的中心频率的
如果应用程序的可用单元不适合您的需求。
频率 - 电压特性
这些表格显示了VCO最小，典型和最大的变化
过程和温度条件。这个数据可以用来确定对VCO
转移函数为环的分析，并提供测试数据为VCO的测试。
V（ VCO ）
VCO
0.5V
1.5V
2.5V
PLLCORE 60
民
8
54
84
典型值
22
135
176
最大
41
256
316
PLLCORE 75
民
10
68
111
典型值
24
172
225
最大
45
330
405
V（ VCO ）
VCO
0.5V
1.5V
2.5V
PLLCORE 90
民
12
82
121
典型值
25
197
257
最大
52
378
469
PLLCORE 120
民
18
107
176
典型值
38
287
378
最大
78
567
695
PLLCORE 170
民
22
149
228
典型值
52
379
497
最大
107
756
924
第3页4
AMERICAN MICROSYSTEMS ， INC。
AMI5LG门阵列
AMI5LS标准单元
PLLCORExxx
AMI5LG & AMI5LS CMOS
1998年11月
欲了解更多信息：
请参阅AMI锁相环应用说明信息
以下主题。
时钟分频器布局
PLL焊盘位置
PLL真值表
环路滤波器编程
示例应用程序
测试逻辑的要求
测试方法
测试模式的要求
作者：布赖恩·考夫曼
电子邮件： libdev-support@poci.amis.com
第4页4
QQ：2880707522 复制
