飞利浦半导体
产品speci fi cation
3.3V并行接口收发器/缓冲器
PDI1284P11
特点
异步操作
8位收发器
6个额外的缓冲/线路驱动器外设电缆
从电缆5额外的控制线路
5V容限
ESD保护超过每MIL STD 883方法3015 2000V
每机型号200V
描述
该PDI1284P11并行接口芯片被设计为提供一种
异步， 8位双向并行接口，用于个人
计算机。该部分包括由定义的所有19条信号线
IEEE1284接口规范的字节，半字节， EPP和ECP
模式。该部分被设计为在操作的主机或外围设备
3.3V接口3.3V或5.0V的设备。
8个收发器对（ A / B 1-8）允许从一种数据传输
公交车到B总线或从B总线A总线，视
方向的状态引脚DIR 。
B总线和Y9 ， Y13线有两种图腾柱或电阻
拉输出，这取决于高驱动器的状态使能引脚
HD 。 A总线只有图腾柱输出风格。所有输入为TTL
至少有400mV的输入迟滞的V兼容
CC
= 3.3V.
闭锁保护超过每JEDEC标准19 500毫安
输入滞后
低噪音运行
符合IEEE 1284标准1级& 2
基于B / Y侧过压保护OFF状态
A面三态选项
B面主动或电阻上拉选项
电缆侧V
CC
为5V或3V操作
快速参考数据
符号
R
D
R
PU
SR
I
CC
V
HYS
t
PLH
/t
PHL
一-B / Y
参数
B / Y端输出电阻
B / Y侧拉电阻
B / Y侧压摆率
总静态电流
输入滞后
传播延迟
在B / Y侧输出
条件
T
AMB
= 25°C ; GND = 0V
V
CC
= 3.3V; V
O
= 1.65V
±0.2V
（参见图2）
V
CC
= 3.3V ;输出电阻上拉
R
L
= 62; C
L
= 50pF的（见波形4 ）
V
I
= V
CC
/ GND ;我
O
= 0
V
CC
= 3.3V
V
CC
= 3.3V
典型
45
1.4K
0.2
5
0.47
12.5/13.9
单位
V / ns的
A
V
ns
订购信息
套餐
48引脚塑封SSOP II型
48引脚塑料TSSOP II型
温度范围
0 ° C至+ 70°C
0 ° C至+ 70°C
订货编号
PDI1284P11 DL
PDI1284P11 DGG
图号
SOT370-1
SOT362-1
1999年9月17日
2
853–2036 22356
飞利浦半导体
产品speci fi cation
3.3V并行接口收发器/缓冲器
PDI1284P11
逻辑符号
HD
HD
HD
HD
HD
HD
HD
CNTL
DIR
OEA
Y9
Y10
Y11
Y12
Y13
功能表
DIR
X
OEA
X
X
X
X
X
X
X
X
L
H
H
HD
X
X
L
H
L
H
L
H
X
X
X
B1-8
输入
C14-17
HLHI
A9-13
A9-13
PLHi
PLHi
A1-8
A1-8
B1-8
输出
A14-17
HLHO
Y9-13
Y9-13
PLHO
PLHO
B1-8
B1-8
A1-8
A1-8
产量
类型
t
P
t
P
r
P
t
P
O.C.
t
P
r
P
t
P
t
P
Z*
r
P*
A9
A10
A11
A12
A13
X
X
X
X
X
H
H
L
L
L
A =
B =
C =
Y =
X =
Z =
O.C. =
t
P
=
r
P
=
HD
A1
CNTL
HD
A2
CNTL
HD
A3
CNTL
A4
CNTL
A5
CNTL
A6
CNTL
HD
A7
CNTL
A8
CNTL
PLHi
A14
A15
A16
A17
HLHO
外设
SIDE
HD
PLHO
C14
C15
C16
C17
HLHI
电缆
SIDE
HD
B8
B7
HD
B6
HD
B5
HD
B4
B3
B2
B1
*
侧驱动IC内部
侧驱动外部电缆（双向）
从内部电缆端接收控制信号
侧驱动外部电缆（单向）
不在乎 - 控制信号
高Z或三态
集电极开路
图腾柱输出
电阻上拉： 1.4kΩ （标称值）的B / Y / C电缆侧
V
CC
。但是，而B / Y侧的输出是低的驱动用
低信号的A面，特别是B / Y侧电阻
切换出来制止从V电流消耗
CC
通过它。
当DIR = L和OEA = H时，输出信号是隔离的
从输入信号中。 B1 - 8个信号保持的R
P
= 1.4k
在输入了该模式。
SV00136
上拉电阻，引脚TO载索
引脚
47, 46, 45, 44, 43
41, 40, 38, 37, 36,
35, 33, 32
29, 28, 27, 26
符号
Y9 – Y13
B1 – B8
C14 – C17
功能
输出电缆驱动器
输出电缆驱动器
外部电缆控制信号
输入
1999年9月17日
4
飞利浦半导体
产品speci fi cation
3.3V并行接口收发器/缓冲器
PDI1284P11
绝对最大额定值
1, 2
符号
参数
静电放电抗扰度，每MIL-STD 883C方法3015
V
CC
V
建行
I
IK
I
OK
V
IN
V
OUT
B / Y
V
OUT
B / Y
V
OUT
A
I
O
T
英镑
I
CC
/I
GND
直流电源电压
DC线电源电压
DC输入二极管电流
DC输出二极管电流
直流输入电压
3
基于B / Y侧直流输出电压
3
基于B / Y端的瞬态输出电压
4
在A面的直流输出电压
直流输出电流
存储温度范围
连续电流通过V
CC
或GND
在高温或低温状态下的输出
40ns的瞬间
V
I
＆ LT ; 0
V
O
＆ LT ; 0
条件
等级
"1
-0.5到+4.6
-0.5到+6.5
±20
±50
-0.5到+5.5
-0.5到+5.5
-2至+7
-0.5到V
CC
+0.5
±50
-60到+150
±200
单位
kV
V
V
mA
mA
V
V
V
V
mA
°C
mA
注意事项：
1.强调超越那些可能会对设备造成永久性损坏。这些压力额定值只和功能操作
器件在这些或超出下标明的任何其他条件， “推荐工作条件”是不是暗示。接触
绝对最大额定条件下长时间可能会影响器件的可靠性。
2.高性能集成电路的结合它的热环境可以创建结的性能能力
温度，这是不利于可靠性。该集成电路的最高结温度不应超过150 ℃。
3.如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
4. V
OUT
乙/ Y （文）保证只有这部分将不会被在应用反射损坏，只要该电压电平保持在
特定网络版范围。
推荐工作条件
范围
符号
V
CC
V
建行
V
IH
V
IL
V
OUT
B / Y
V
OUT
A
I
OH
I
OL
T
AMB
直流电源电压
DC线电源电压
高电平输入电压
低电平输入电压
B / Y输出电压
A侧输出电压
B / Y端输出电流高
B / Y侧输出电流低
工作自由空气的温度范围内
0
–0.5
0
参数
民
3.0
3.0
2.0
0.8
5.5
V
CC
–14
14
+70
最大
3.6
5.5
单位
V
V
V
V
V
V
mA
mA
°C
1999年9月17日
5
PDI1284P11
3.3 V并行接口收发器/缓冲器
牧师03 - 2008年8月25日
产品数据表
1.概述
该PDI1284P11并行接口芯片被设计成提供一个异步， 8位
双向并行接口，用于个人电脑。该PDI1284P11包括所有19
信号线去连接的IEEE 1284接口连接特定的阳离子字节定义，轻咬， EPP和
ECP模式。该PDI1284P11是专为工作在3.3 V至主机或外设
接口3.3 V或5.0 V设备。
这八个收发器对（ A / B 1 8）允许从A总线的数据传输
B-公交车，或从B总线到A总线，根据方向DIR引脚的状态。
而B -总线和Y9到Y13线有两种图腾柱或电阻上拉输出，
视高驱动器的状态使能引脚HD 。在A总线只有图腾柱
风格输出。所有的输入是TTL兼容至少400 mV的输入滞后的
V
CC
= 3.3 V.
2.特点
I
I
I
I
I
I
异步操作
8位收发器
六个附加缓冲/线路驱动器外设电缆
从电缆五个额外的控制线路
5 V宽容
ESD保护：
N
HBM JESD22- A114E超过2000伏
N
MM JESD22 - A115 - A超过200 V
闭锁过流保护超过每JEDEC标准19 500毫安
输入滞后
低噪音运行
IEEE 1284标准的1级和2
基于B / Y侧过压保护OFF状态
A面三态选项
B面积极或电阻上拉选项
电缆侧电源电压为5 V或3 V操作
I
I
I
I
I
I
I
I
恩智浦半导体
PDI1284P11
3.3 V并行接口收发器/缓冲器
5.管脚信息
5.1钢钉
HD
A9
A10
A11
A12
A13
V
CC
A1
A2
1
2
3
4
5
6
7
8
9
48 DIR
47 Y9
46 Y10
45 Y11
44 Y12
43 Y13
42 V
CC （ B）
41 B1
40 B2
39 GND
38 B3
37 B4
36 B5
35 B6
34 OEA
33 B7
32 B8
31 V
CC （ B）
30 PLHO
29 C14
28 C15
27 C16
26 C17
25 HLHI
001aai291
GND 10
A3 11
A4 12
A5 13
A6 14
GND 15
A7 16
A8 17
V
CC
18
PLHI 19
A14 20
A15 21
A16 22
A17 23
HLHO 24
PDI1284P11
图2 。
引脚CON组fi guration
5.2引脚说明
表2中。
符号
HD
A1到A8
B1至B8
A9到A13
Y9到Y13
C14到C17
A14到A17
V
CC
GND
PLHi
PDI1284P11_3
引脚说明
针
1
8, 9, 11, 12, 13,
14, 16, 17
41, 40, 38, 37,
36, 35, 33, 32
2, 3, 4, 5, 6
29, 28, 27, 26
20, 21, 22, 23
7, 18
10, 15, 39
19
描述
高驱动使能/禁止输入
数据输入/输出
IEEE 1284标准输入/输出
[1]
数据输入
控制输入（有线）
[1]
控制输出（外围）
电源电压
接地（ 0 V ）
外围逻辑高电平输入（周边）
NXP B.V. 2008保留所有权利。
47 ， 46 ， 45 ， 44 ， 43 IEEE 1284标准输出
[1]
产品数据表
牧师03 - 2008年8月25日
4 16
恩智浦半导体
PDI1284P11
3.3 V并行接口收发器/缓冲器
表2中。
符号
HLHO
HLHI
PLHO
V
CC （ B）
OEA
DIR
[1]
引脚说明
- 续
针
24
25
30
31, 42
34
48
描述
主机逻辑高电平输出（电缆）
主机逻辑高电平输入（有线）
外围逻辑高电平输出（电缆）
电源电压B（电缆端3 V / 5 V ）
A面输出使能输入（低电平有效）
方向选择输入
引脚上拉电阻负载线。
6.功能描述
6.1功能选择
表3中。
DIR
X
X
X
X
X
X
H
H
L
L
L
[1]
功能表
[1]
OEA
X
X
X
X
X
X
X
X
L
H
H
HD
X
X
L
H
L
H
L
H
X
X
X
输入
C14到C17
HLHI
A9到A13
A9到A13
PLHi
PLHi
A1到A8
A1到A8
B1至B8
-
B1至B8
产量
A14到A17
HLHO
Y9到Y13
Y9到Y13
PLHO
PLHO
B1至B8
B1至B8
A1到A8
A1到A8
-
输出类型
TP
TP
RP
TP
OC
TP
RP
TP
TP
Z
[2]
RP
[2]
AN =侧驱动IC内部;
BN =侧驱动外部电缆（双向） ;
CN =侧接收来自外部电缆的控制信号;
H =高电压电平;
L =低电压电平;
OC =集电极开路;
X =不关心（控制信号） ;
YN =侧驱动外部电缆（单向） ;
Z =高阻抗（High -Z ）或三态;
TP =图腾柱输出;
RP =电阻上拉起来： 1.4千欧（标称值）的B / Y / C电缆侧和V
CC
。但是，而B / Y侧输出为低电平的驱动由一个低
在A面的信号，尤其是B / Y侧电阻器被关闭，以阻止从V电流消耗
CC
通过它。
[2]
当DIR = L和OEA = H时，输出信号从输入信号中分离。信号B1至B8保持电阻上拉1.4 kΩ的上
输入了该模式。
PDI1284P11_3
NXP B.V. 2008保留所有权利。
产品数据表
牧师03 - 2008年8月25日
5 16
QQ：2881677436 复制
