数据表
MUAA路由协处理器（ RCP ）家庭
应用优势
为高性能的MAC地址处理器
多端口交换机和路由器（最多48个10/100或4
千兆以太网线速）
第4层流量识别服务质量达
每秒1670万包
ARP高速缓存管理器/ IP地址缓存为12.5
每秒百万包
同步接口和可编程优先级
设计简洁端口之间
学习，年龄和经销商的年龄与“虚函数
队列， “跟踪岁，得知项
最多四个2K器件的透明级联，而不
外部逻辑，软件设置，或性能下降
特色鲜明
2K和8K ×80位分区CAM / RAM中的数据
在地址数据库字段
有独立的输入， 32位同步端口，
输出;可选的16位配置
32位双向处理器端口;可选的16位
CON组fi guration
流水线操作
从同步端口进行操作或
处理器端口;所有独立可用的标志
这两个端口
9位内部时间戳
50 MHz的时钟
388引脚PBGA （ 8K ）和160引脚PQFP （ 2K ）
包。
3.3伏核心，拥有3.3伏/ 10伏宽容的IO缓冲区。
IEEE 1149.1 （ JTAG ）标准
同步端口
DIN（ 31 ：0）
处理器端口DIN （ 31 ： 0 ）
16/32到80位的多路转换器
16/32到80位的多路转换器
80位锁存器
80位锁存器
DINREADY
OP（ 3：0 ）
/ DINE
80位的2至1多路转换器
PROCD （31 ：0）
/FF
PROCA （ 5:0）
/ PCS
读/写
PROCREADY
INT
/ RESET
CLK
控制
地址数据库
- B I T 79 - ------- ------- B I T 0 ---
国旗和
链
逻辑
/ MF
链
CHAINUP
CHAINDN
/ CHAINCS
/ DOUTVALID
/ DOUTE
/ OE
处理器端口DOUT （ 31 ： 0 ）
80位LA TCH
80位LA TCH
80到32位/ 16位多路转换器
80到32位/ 16位多路转换器
TDI
TMS
TCK
TRST
JTAG
TDO
同步端口
DOUT （ 31 ： 0 ）
图1 ：框图
MUSIC半导体，音乐徽标和短语"MUSIC Semiconductors"是
MUSIC半导体的注册商标。音乐是一个商标
MUSIC半导体。
2003年3月26日修订版5
MUAA路由协处理器（ RCP ）家庭
概述
概述
音乐MUAA路由协处理器（ RCP ）系列
由80位宽的内容可寻址存储器
（凸轮） ，在深度2K和8K字的使用。该
CAM /内存相关的数据分区是可编程
从32位的CAM和48比特相关联的数据，以80
CAM的位和RAM的0位。该MUAA RCP可以
执行正常的路由功能，例如搜索，插入
和删除单个条目，并会老化多个条目
同时。此外，还有一个学习指令，
特别有用的网络应用。为
最大的灵活性的所有操作可被执行
既可以通过在处理器端口或通过
同步端口。操作可以在两个端口发生
同时，该端口具有最高优先级将获得
获得第一，如果两个端口需要读取或写入到
CAM阵列同时进行。
同步接口由32位宽的输入
和输出端口，这两者都可以被配置为16
位。该数据被复用进和流出的CAM和
RAM中的相关数据字段。其中，输入或输出数据是
比口更宽，它被加载或卸载时在多个
周期从最低显著字。国内
该设备是流水线;一旦一个操作被启动的
同步端口的下一个操作可以被加载和
以前的经营业绩卸载，从而
最大限度地提高设备的吞吐量。
多2K MUAA垃圾收集站，可以透明地链接
提供更深的记忆。无需软件配置
有必要的。每个MUAA RCP检测它是在
链从以前的设备上的链接管脚。一
寄存器被设置到通知可用的总的主机
CAM存储和粘附分子链的数目。所有
操作链接的CAM是完全透明的。没有
单个设备的选择或处理是必需的。
音乐MUAA RCP已经老化，自动老化，
学习功能。所有条目具有一个9位的时间标记和
可能被标记为静态，以防止老化功能从
删除它们。当自动老化启用它可能是
被配置成具有比更高或更低的优先级的存取
端口。
学和老年项两个内部虚拟队列
可用。由于项学习到的或者过期它们是
标记为这样，并且可以从该设备通过读取
港口之一。通过此功能，简单的主机
老化和学习到的条目的管理。
IEEE标准。 1149.1 （ JTAG ）测试性实施
提供BYPASS ， SAMPLE / PRELOAD ， EXTEST ，
CLAMP和HIGH -Z的函数。
2
启5
引脚说明
MUAA路由协处理器（ RCP ）家庭
引脚说明
注意：
开始的斜杠（ “/”）信号名称为低电平有效。所有信号均3.3伏CMOS电平。所有输入和双向销
5伏宽容，除了CLK 。切勿将输入的浮动，除非另有说明。凸轮架构吸引大电流
在搜查行动，强制要求使用良好的布局和旁路技术。请参阅电气特性部分
了解更多信息。
表1为388引脚球和芯片插图的包款。
VCC
DOUT0
GND
DIN31
DIN30
DIN29
DIN28
DIN27
GND
DIN26
DIN25
DIN24
DIN23
DIN22
DIN21
VCC
DIN20
DIN19
DIN18
DIN17
DIN16
DIN15
DIN14
GND
DIN13
DIN12
DIN11
DIN10
DIN9
DIN8
DIN7
VCC
DIN6
DIN5
DIN4
DIN3
DIN2
DIN1
DIN0
GND
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
GN
DOUT1
DOUT2
DOUT3
DOUT4
VCC
DOUT5
DOUT6
DOUT7
GN
DOUT8
DOUT9
DOUT10
DOUT11
VCC
DOUT12
DOUT13
DOUT14
DOUT15
GN
DOUT16
DOUT17
DOUT18
DOUT19
VCC
DOUT20
DOUT21
DOUT22
DOUT23
GN
DOUT24
DOUT25
DOUT26
DOUT27
VCC
DOUT28
DOUT29
DOUT30
DOUT31
GN
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
160-Pin
PQFP
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
VCC
CH A IND
CH A INUP
GN
CH A IN3
CH A IN2
CH A IN1
CH A IN0
GN
CH AI NCS
PROCD31
PROCD30
PROCD29
PROCD28
PROCD27
PROCD26
PROCD25
PROCD24
VCC
PROCD23
PROCD22
PROCD21
PROCD20
PROCD19
PROCD18
GN
PROCD17
PROCD16
PROCD15
PROCD14
PROCD13
PROCD12
VCC
PROCD11
PROCD10
PROCD9
PROCD8
PROCD7
PROCD6
GN
DIN〔 31：0] （输入）
DIN〔 31：0]是同步的端口的数据输入引脚。数据
装入一致，至少有显著的MUAA RCP权
字第一。
/ DINE （输入）
DIN由CLK的上升沿采样时/ DINE是
断言。请参考表1为从站连接。
OP [3：0 ]（输入）
OP [3：0 ]将被执行的同步端口操作
上施加到DIN管脚的数据。 OP是由采样
上升CLK的边沿时/ DINE是断言。当加载
在CAM / RAM话DIN ， OP设置为除LOAD
最后一句话。 OP的最后一个字被设定为所需的
操作。
启5
VCC
CLK
GND
/ MF
/FF
/ DOUTVALID
DINREADY
INT
PROCREADY
TDO
GND
TDI
TMS
TCK
/ TRST
/ OE
/ DOUTE
/ DINE
OP0
OP1
OP2
OP3
VCC
PROCA0
PROCA1
PROCA2
PROCA3
PROCA4
PROCA5
读/写
/ PCS
/ RESET
GND
PROCD0
PROCD1
PROCD2
PROCD3
PROCD4
PROCD5
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
图2 ： 160引脚PQFP （顶视图）
DINREADY （输出）
当DINREADY为高电平时，同步端口
接受当前操作。这是受
优先用于在DIN端口和处理器端口设置。注意，
DINREADY可能低达800 CLK周期
后/ RESET被拉高。 JTAG接口可以
设置DINREADY到HIGH态。高电平有效。
DOUT [ 31 ： 0] （ 3态输出）
DOUT [31： 0]是同步端口的数据输出。数据
第一次读出右对齐，至少显著字。该
地址索引（位25-0 ） ， SWEX标志（ 26位） ， PWEX标志
（第27位） ， LQUEUE标志（ 28位） ， AQUEUE标志（ 29位） ，
同步端口匹配标志（ 30位）和满标志（位31）
也可以从该端口之前或之后运行数据读取
根据配置。
3
MUAA路由协处理器（ RCP ）家庭
引脚说明
/ DOUTVALID （输出）
/ DOUTVALID表示当新数据可用在
同步输出端口。 / DOUTVALID是低电平有效
一个CLK周期。 / DOUTVALID可以被配置为
成为活跃在相同的时钟作为新DOUT变
有效或CLK之前。 JTAG接口能够设置
/ DOUTVALID到HIGH -Z 。
/ OE （输入）
/ OE是DOUT高阻抗控制。
/ DOUTE （输入）
/ DOUTE是DOUT使能控制。当DOUT
数据字被配置为比输出端口更宽
然后这个选通脉冲使DOUT的数据的下一个字（多个）
到DOUT引脚。
PROCD [31： 0]（双向）
双向处理器数据端口提供
处理器接口到设备。在写周期的所有
设备响应并行。在适当的读周期
设备无响应的额外干预
处理器。
PROCA [5：0 ]（输入）
处理器端口地址总线。选择哪个设备寄存器
被访问。比特0时，该端口被设置为16位只用于
模式，否则应在有效的逻辑电平保持。
R / W （输入）
R / W是处理器端口的读/写控制引脚。该引脚
是高的读取，低的写操作。
/ PCS （输入）
/ PCS是处理器端口的片选引脚。当这种低
针指示循环到处理器的端口。在写周期
数据必须被设置到的/ PCS上升沿。在读
周期/ PCS控制PROCD总线的输出使能。
需要注意的是/ PCS可以是异步的，以CLK 。请参阅
表1为从站连接。
PROCREADY （输出）
当PROCREADY为高电平，表示处理器
读出的数据是可用的或处理器的写入数据是
接受的。优先级可以在DIN端口之间设置
处理器端口。注意PROCREADY可能是低的
多达800个CLK周期后， / RESET被拉高。该
JTAG接口能够设置PROCREADY到HIGH态。
INT （输出）
INT中断。表示年龄或学习队列具有
至少有一个条目还是写发生异常。服务
常规要么检查AQUEUE ， LQUEUE和
WEX寄存器或地址索引的位26-29
寄存器，以确定原因。中断被清除
之后，相应的标志寄存器读出和意志
不被重申，直到该队列（多个）被清空并
4
然后再拿到至少一个条目，或另写
发生异常。 JTAG接口能够设置为INT
HIGH -Z 。
/ RESET （输入）
在/ RESET输入用于复位MUAA RCP 。
/ RESET必须置为至少3个CLK周期。
CLK （输入）
输入CLK的上升沿是设备的时钟。
/ FF （满标志，输出）
/ FF有效时，该设备（或链条设备）已满。
/ FF变为无效时，任何一台设备有两个开放
条目。 JTAG接口能够设置/ FF到HIGH -Z 。
链[3：0 （输入）
当两个或多个设备被链接它们进行通信
相互之间用链[3： 0]信号。看
链接部分。内部上拉了起来。参照表1
为从站连接。
CHAINUP （输出）
当两个或多个设备被链接它们进行通信
他们之间使用CHAINUP信号。看
链接部分。 JTAG接口能够设置
CHAINUP到HIGH -Z 。请参考表1为奴
连接。
CHAINDN （输出）
当两个或多个设备被链接它们进行通信
他们之间使用CHAINDN信号。看
链接部分。 JTAG接口能够设置
CHAINDOWN到HIGH -Z 。请参考表1为奴
连接。
CHAINCS （双向）
当两个或多个设备被链接它们进行通信
他们之间使用CHAINCS信号。看
链接部分。内部上拉。请参考表1
从站连接。
/ MF （匹配标志，输出）
在/ MF输出指示是否匹配被发现。该
JTAG接口能够设置/中频到高态。
/ TRST （ JTAG复位输入）
在/ TRST为测试复位引脚。内部上拉带
25K降到最低。必须连接到/ RESET或系低
在不使用时。
/ TCLK （ JTAG测试时钟输入）
在/ TCLK输入是测试时钟输入。必须在被捆绑
有效逻辑电平在不使用时。
TMS （ JTAG测试模式选择，输入）
TMS输入的测试模式选择输入。国内
拉了25K最小。
启5
引脚说明
MUAA路由协处理器（ RCP ）家庭
TDI （ JTAG测试数据输入，输入）
TDI输入的测试数据输入。内部上拉
用25K最小。请参考表1为奴
连接。
TDO （ JTAG测试数据输出，输出）
从TDO输出测试数据输出。参照表1
为从站连接。
VCC ， GND
这些引脚的电源连接MUAA
RCP 。 VCC必须满足在电源电压的要求
工作条件相对于GND引脚的部分，
这是在0伏（系统参考电位） ，对
该设备的正确操作。所有的接地和电源
引脚必须连接到各自的飞机与
充足的批量，高频率旁路电容器
接近该设备。
球说明
表1 ：球说明
实用
组
同步
输入端口
球名称（S ）
DIN〔 31：0]
功能
同步端口的数据输入。
TYPE
输入
5V TOL
PBGA球（S ）
B0 ： AA26 ， B1 ： AA25 ， B2 ： Y26 ，
B3 ： Y25 ， B4 ： W26 ， B5 ： W25 ，
B6 ： V26 ， B7 ： V25 ， B8 ： U26 ，
B9 ： U25 ， B10 ： T26 ， B11 ： T25 ，
B12 ： R26 ， B13 ： R25 ， B14 ： P26 ，
B15 ： P25 ， B16 ： N26 ， B17 ： N25 ，
B18 ： M26 ， B19 ： M25 ， B20 ： L26 ，
B21 ： L25 ， B22 ： K26 ， B23 ： K25 ，
B24 ： J26 ， B25 ： J25 ， B26 ： H26 ，
B27 ： H25 ， B28 ： G26 ， B29 ： G25 ，
B30 ： F26 ， B31 ： F25
T1
T2
R2
P2
B0 ： U1 ， B1 ： U2 ， B2 ： U3 ， B3 ： T3
H1
/ DINE
/DINE-S1
/DINE-S2
/DINE-S3
OP [3 ：0]的
DINREADY
CLK
同步
输出端口
DOUT [31：0 ]
当断言， DIN是由上升沿采样
CLK 。连接到T2 ，R2和P2。
奴隶1.连接到T1 ， /用餐。
奴隶2.连接到T1 ， /用餐。
奴隶3.连接到T1 ， /用餐。
数据同步端口进行操作
适用于DIN引脚。
高电平时，表示同步端口
接受当前操作。
上升沿是设备的时钟。
同步端口的数据输出。
输入
5V TOL
输入
5V TOL
输入
5V TOL
输入
5V TOL
输入
5V TOL
产量
输入
D1
只有3.3V
产量
B0 ： A21 ， B1 ： B21 ， B2 ： A20 ，
B3 ： B20 ， B4 ： A19 ， B5 ： B19 ，
B6 ： A18 ， B7 ： B18 ， B8 ： A17 ，
B9 ： B17 ， B10 ： A16 ， B11 ： B16 ，
B12 ： A15 ， B13 ： B15 ， B14 ： A14 ，
B15 ： B14 ， B16 ： A13 ， B17 ： B13 ，
B18 ： A12 ， B19 ： B12 ， B20 ： A11 ，
B21 ： B11 ， B22 ： A10 ， B23 ： B10 ，
B24 ： A9 ， B25 ： B9 ， B26 ： A8 ，
B27 ： B8 ， B28 ： A7 ， B29 ： B7 ，
B30 ： A6 ， B31 ： B6
G1
P1
R1
E1
/ DOUTVALID
/ OE
/ DOUTE
/ MF
表示当新数据可在
同步输出端口。
DOUT高阻抗控制。
DOUT使能控制。
匹配标志。指示是否找到匹配项。
产量
输入
5V TOL
输入
5V TOL
产量
启5
5
“ DWD 6KHHW
MUAA路由协处理器（ RCP ）家庭
33美元/ ， & 7.21美元％ （ 1 （ ） ， 76
对于高性能的MAC地址处理器
多端口交换机和路由器（最多48个10 / 100MB或
4个千兆以太网线速）
第4层流量识别服务质量达
每秒1670万包
ARP高速缓存管理器/ IP地址缓存为12.5
每秒百万包
同步接口和可编程优先级
设计简洁端口之间
学习，年龄和经销商的年龄与“虚函数
队列“跟踪老人，得知项
多达四个器件的透明级联，而不
外部逻辑，软件设置，或性能下降
' ， 67,1&7,9 （ & + 5美元&7美元（ 5,67,&6
2K和8K ×80位分区CAM / RAM中的数据
在地址数据库字段
有独立的输入， 32位同步端口，
输出;可选的16位配置
32位双向处理器端口;可选的16位
CON组fi guration
流水线操作
从同步端口进行操作或
处理器端口;所有独立可用的标志
这两个端口
9位内部时间戳
50 MHz的时钟
160引脚PQFP封装
3.3伏核心，拥有3.3伏/ 10伏宽容的IO缓冲区
IEEE 1149.1 （ JTAG ）标准
6 \\ Q 。 3RUW
',1
3UR.HVVRU 3RUW '，1 ????
????? WR ??? ELW PX [
????? WR ??? ELW PX [
',15($'<
23
',1(
??? ELW ODW.K
??? ELW ODW.K
??? ELW ？ WR ？ PX [
352& “ ????
352& $ ???
3&6
5:
352&5($'<
,17
5(6(7
＆安培; / 。
3UR.HVVRU 3RUW “ 287 ????
'2879$/,'
'287(
2(
＆放大器; RQWURO
$ GGUHVV ' DWD ％ DVH
?? ?? ELW ??
W
EL
))
0)
） ODJ DQG
&KDLQ
/ RJL 。
&+$,1
&+$,183
&+$,1'1
&+$,1&6
??? ELW OD
W.K
??? ELW OD
W.K
?? WR ?????? ELW PX [
?? WR ?????? ELW PX [
7',
706
7&.
7567
-7$*
7'2
） LJXUH ？ ％ OR.N “ LDJUDP
086,& 6HPL.RQGX.WRUV WKH 086,& ORJR DQG WKH SKUDVH 086,& 6HPL.RQGX.WRUV'
DUH 5HJLVWHUHG WUDGHPDUNV RI 086,& 6HPL.RQGX.WRUV ？ 086,& LV WUDGHPDUN
RI 086,& 6HPL.RQGX.WRUV ？
6 \\ Q 。 3RUW
'287
2.WREHU ？ ???? 5HY ？ ？
08 $$ 5RXWLQJ &R ？ 3UR.HVVRU 5&3 ） DPLO \\
* HQHUDO “ HV.ULSWLRQ
* （ 1 （ $ 5 / ' （ 6&5,37,21
音乐MUAA路由协处理器（ RCP ）系列
由80位宽的内容可寻址存储器
（凸轮） ，在深度2K和8K字的使用。该
CAM /内存相关的数据分区是可编程
从32位的CAM和48比特相关联的数据，以80
CAM的位和RAM的0位。该MUAA RCP可以
执行正常的路由功能，例如搜索，插入
和删除单个条目，并会老化多个条目
同时。此外，还有一个学习指令，
特别有用的网络应用。为
最大的灵活性的所有操作可被执行
既可以通过在处理器端口或通过同步的
理性端口。操作上可能会出现两个端口simulta-
neously ;端口优先级最高的将获得
首先，如果两个端口需要读或写入的CAM
阵列同时进行。
同步接口由32位宽的输入
和输出端口，这两者都可以被配置为16
位。该数据被复用进和流出的CAM和
RAM中的相关数据字段。其中，输入或输出数据是
比口更宽，它被加载或卸载时在多个
周期从最低显著字。国内
该设备是流水线;一旦一个操作被启动的
同步端口的下一个操作可以被加载和
以前的经营业绩卸载，从而
最大限度地提高设备的吞吐量。
多MUAA垃圾收集站，可以透明地链接到
提供更深的记忆。无需软件配置
有必要的。每个MUAA RCP检测它是在
链从以前的设备上的链接管脚。一
寄存器被设置到通知可用的总的主机
CAM存储和粘附分子链的数目。所有
操作链接的CAM是完全透明的。没有
单个设备的选择或处理是必需的。
音乐MUAA RCP已经老化，自动老化，
学习功能。所有条目具有一个9位的时间标记和
可能被标记为静态，以防止老化功能从
删除它们。当自动老化启用它可能是
被配置成具有比更高或更低的优先级的存取
端口。
学和老年项两个内部虚拟队列
可用。由于项学习到的或者过期它们是
标记为这样，并且可以从该设备通过读取
港口之一。通过此功能，简单的主机
老化和学习到的条目的管理。
IEEE标准。 1149.1 （ JTAG ）测试性实施
提供BYPASS ， SAMPLE / PRELOAD ， EXTEST ，
CLAMP和HIGH -Z的函数。
5HY ？ ？
3LQ “ HV.ULSWLRQV
08 $$ 5RXWLQJ &R ？ 3UR.HVVRU 5&3 ） DPLO \\
3,1 ' （ 6&5,37,216
注意：
开始的斜杠（ “/”）信号名称为低电平有效。所有信号均3.3伏CMOS电平。所有输入
和双向引脚5伏宽容，除了CLK 。切勿将输入的浮动，除非
表示。凸轮建筑吸引大量的电流在搜查行动，强制要求使用良好
布局和旁路技术。请参阅电气特性部分以获取更多信息。
VCC
DOUT0
GND
DIN31
DIN30
DIN29
DIN28
DIN27
GND
DIN26
DIN25
DIN24
DIN23
DIN22
DIN21
VCC
DIN20
DIN19
DIN18
DIN17
DIN16
DIN15
DIN14
GND
DIN13
DIN12
DIN11
DIN10
DIN9
DIN8
DIN7
VCC
DIN6
DIN5
DIN4
DIN3
DIN2
DIN1
DIN0
GND
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
GND
DOUT1
DOUT2
DOUT3
DOUT4
VCC
DOUT5
DOUT6
DOUT7
GND
DOUT8
DOUT9
DOUT10
DOUT11
VCC
DOUT12
DOUT13
DOUT14
DOUT15
GND
DOUT16
DOUT17
DOUT18
DOUT19
VCC
DOUT20
DOUT21
DOUT22
DOUT23
GND
DOUT24
DOUT25
DOUT26
DOUT27
VCC
DOUT28
DOUT29
DOUT30
DOUT31
GND
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
160-Pin
PQFP
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
VCC
CHAINDN
CHAINUP
GND
CHAIN3
CHAIN2
CHAIN1
CHAIN0
GND
CHAINCS
PROCD31
PROCD30
PROCD29
PROCD28
PROCD27
PROCD26
PROCD25
PROCD24
VCC
PROCD23
PROCD22
PROCD21
PROCD20
PROCD19
PROCD18
GND
PROCD17
PROCD16
PROCD15
PROCD14
PROCD13
PROCD12
VCC
PROCD11
PROCD10
PROCD9
PROCD8
PROCD7
PROCD6
GND
' 1> ???? @
DIN〔 31：0]是同步的端口的数据输入引脚。数据
装入一致，至少有显著的MUAA RCP权
字第一。
？ ' ， 1 （
DIN由CLK的上升沿采样时/ DINE是
断言。
5HY ？ ？
VCC
CLK
GND
/ MF
/FF
/ DOUTVALID
DINREADY
INT
PROCREADY
TDO
GND
TDI
TMS
TCK
/ TRST
/ OE
/ DOUTE
/ DINE
OP0
OP1
OP2
OP3
VCC
PROCA0
PROCA1
PROCA2
PROCA3
PROCA4
PROCA5
读/写
/ PCS
/ RESET
GND
PROCD0
PROCD1
PROCD2
PROCD3
PROCD4
PROCD5
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
） LJXUH ？ ???? 3LQ 34 ） 3 7RS 9LHZ
23> ??? @
OP [3 ：0]将被执行的同步端口操作
施加到DIN管脚的数据。 OP是由上升采样
CLK的边沿时/ DINE是断言。加载当
CAM / RAM话DIN ， OP设置为LOAD除外
最后一个字。 OP的最后一个字被设定为期望的操作。
08 $$ 5RXWLQJ &R ？ 3UR.HVVRU 5&3 ） DPLO \\
“ ， 15 （ $' < 2XWSXW
当DINREADY为高电平时，同步端口
接受当前操作。这是受
优先用于在DIN端口和处理器端口设置。注意，
DINREADY可能低达800 CLK周期
后/ RESET被拉高。 JTAG接口可以
设置DINREADY到HIGH态。高电平有效。
“ 287> ???? @ ?? 6WDWH 2XWSXW
DOUT [31： 0]是同步端口的数据输出。数据
第一次读出右对齐，至少显著字。该
地址索引（位25-0 ） ， SWEX标志（ 26位） ， PWEX标志
（第27位） ， LQUEUE标志（ 28位） ， AQUEUE标志（ 29位） ，
同步端口匹配标志（ 30位）和满标志（位31）
也可以从该端口之前或之后运行数据读取
根据配置。
？ 2879 $ / ， ' 2XWSXW
/ DOUTVALID表示当新数据可用在
同步输出端口。 / DOUTVALID是低电平有效
一个CLK周期。 / DOUTVALID可以被配置为
成为活跃在相同的时钟作为新DOUT变
有效或CLK之前。 JTAG接口能够设置
/ DOUTVALID到HIGH -Z 。
？ 2 （
/ OE是DOUT高阻抗控制。
？ 287 （
/ DOUTE是DOUT使能控制。当DOUT
数据字被配置为比输出端口更宽
然后这个选通脉冲使DOUT的数据的下一个字（多个）
到DOUT引脚。
352&'> ???? @ ％L ？ GLUH.WLRQDO
双向处理器数据端口提供
处理器接口到设备。在写周期，所有的
设备响应并行。在读周期，了合
priate设备响应，无需额外干预
从处理器。
352& >美元??? @
处理器端口地址总线。选择哪个设备寄存器
被访问。比特0时，该端口被设置为16位只用于
模式，否则应在有效的逻辑电平保持。
5 ？：
R / W是处理器端口的读/写控制引脚。该引脚
是高的读取，低的写操作。
？ 3&6
/ PCS是处理器端口的片选引脚。当这种低
针指示循环到处理器的端口。在写周期
数据必须被设置到的/ PCS上升沿。在读
3LQ “ HV.ULSWLRQV
周期/ PCS控制PROCD总线的输出使能。
需要注意的是/ PCS可以是异步的，以CLK 。
352&5 （ $' < 2XWSXW
当PROCREADY为高电平，表示处理器
读出的数据是可用的或处理器的写入数据是
接受的。优先级可以在DIN端口之间设置
处理器端口。注意PROCREADY可能是低的
多达800个CLK周期后， / RESET被拉高。该
JTAG接口能够设置PROCREADY到HIGH态。
17 2XWSXW
INT中断。表示年龄或学习队列具有
至少有一个条目还是写发生异常。服务
常规要么检查AQUEUE ， LQUEUE和
WEX寄存器或地址索引的位26-29
寄存器，以确定原因。中断被清除
之后，相应的标志寄存器读出和意志
不被重申，直到该队列（多个）被清空并
然后再拿到至少一个条目，或另写例外
发生。 JTAG接口能够设置INT为高-Z 。
？ 5（6 （7
在/ RESET输入用于复位MUAA RCP 。
/ RESET必须置为至少3个CLK周期。
& / 。
输入CLK的上升沿是设备的时钟。
？ ） ） ） XOO ） ODJ 2XWSXW
/ FF有效时，该设备（或链条设备）已满。
/ FF变为无效时，任何一台设备有两个开放
条目。 JTAG接口能够设置/ FF到HIGH -Z 。
& + $ ， 1> ??? @
当两个或多个设备被链接它们进行通信
相互之间用链[3： 0]信号。看
链接部分。内部上拉了起来。
& + $ 183 2XWSXW
当两个或多个设备被链接它们进行通信
他们之间使用CHAINUP信号。看
链接部分。 JTAG接口能够设置
CHAINUP到HIGH -Z 。
& + $ ， 1'1 2XWSXW
当两个或多个设备被链接它们进行通信
他们之间使用CHAINDN信号。看
链接部分。 JTAG接口能够设置
CHAINDOWN到HIGH -Z 。
& + $ ， 1&6 ％L ？ GLUH.WLRQDO
当两个或多个设备被链接它们进行通信
他们之间使用CHAINCS信号。看
链接部分。内部上拉。
5HY ？ ？
2SHUDWLRQDO &KDUD.WHULVWL.V
？ 0） 0DW.K ） ODJ 2XWSXW
在/ MF输出指示是否匹配被发现。该
JTAG接口能够设置/中频到高态。
？ 7567 -7 $ * 5HVHW
在/ TRST为测试复位引脚。内部上拉带
25K降到最低。必须连接到/ RESET或系低
在不使用时。
？ 7& / 。 -7 $ * 7HVW &OR.N
在/ TCLK输入是测试时钟输入。必须在被捆绑
有效逻辑电平在不使用时。
706 -7 $ * 7HVW 0RGH 6HOH.W
TMS输入的测试模式选择输入。国内
拉了25K最小。
08 $$ 5RXWLQJ &R ？ 3UR.HVVRU 5&3 ） DPLO \\
7' ， -7 $ * 7HVW ' DWD
TDI输入的测试数据输入。内部上拉
用25K最小。
7'2 -7 $ * 7HVW ' DWD 2XWSXW 2XWSXW
从TDO输出测试数据输出。
9&& * 1 “
这些引脚的电源连接MUAA
RCP 。 VCC必须满足在电源电压的要求
工作条件相对于GND引脚的部分，
这是在0伏（系统参考电位） ，对
该设备的正确操作。所有的接地和电源
引脚必须连接到各自的飞机与
充足的批量，高频率旁路电容器
接近该设备。
23 （ 5 7.21美元$ / & + 5美元&7美元（ 5,67,&6
/ RDGLQJ DQG 8QORDGLQJ
为了保持数据对齐简单，数
字被加载和卸载的每个操作被保持
每个CAM / RAM分区配置一致，
港口的宽度。
表1和表2示出了循环序列和CAM / RAM的
比特映射为32位和16位总线模式。五月的公交车
独立地选择为每个端口。表3示出了
是否CAM， RAM或这两种类型的链段，所用
于输入或输出周期为每个操作。
负载总是正确的开始从最显著对齐
总之， CAM分区第一，其次是内存，如果有必要的。
大多数指令不要求整个80位是
加载。
CAM数据需要作为输入的所有操作，除了
阅读LQUEUE和阅读AQUEUE 。 RAM的使用
数据是可选的（即，它是不需要执行所有
输入RAM中循环时的数据）。然而，用户必须
要知道， INSERT ，学习操作将
在写RAM数据。因此，应用程序应该
留在用于RAM中的位的数目相一致
这些操作。
所有CAM和RAM段写入除了最后使用的
LOAD指令。数据的最后一个区段使用
指令所需要的操作。
根据不同的操作时，将卸载从任一开始
右对齐， CAM的最显著字后面
排列正确，内存或者只是至少显著字
从排列正确，内存至少显著字。为
例如，一个队列中读取回报CAM那么RAM ，
而搜索仅返回RAM 。凡
CAM / RAM分区不在一个端口宽度
边界读取的最后一个字可以包含未定义
在最显著位数据。卸载数
实际完成的周期是可选的。
在DOUT寄存器存储从操作的结果
异步处理器端口。搜索结果
通过反复读取DOUT ，直到所有的内存数据得到
读取。当从处理器端口进行读
LQUEUE和READ AQUEUE返回第一片段
对请求该操作的周期CAM数据;
额外的CAM和RAM段由所得
反复读取DOUT寄存器。
加载流控制同步DIN端口
与DINREADY信号，该信号为高时，数据是
通过DIN端口接受。在处理器端口
PROCREADY信号为高电平时，当前写
周期就可以完成。
2SHUDWLRQV
上的同步端口，操作开始于
在其中所请求的操作 - 代码被写入CLK的周期。上
处理器端口操作开始时，选择
操作寄存器写入。用户应使用流动
控制机制来确定何时结果可用
能。在同步端口/ DOUTVALID信号
置在一个CLK周期当新数据被写入到
在DOUT口。该处理器端口将其认定
在CLK的边缘的数据是可用PROCREADY信号
能。需要注意的是，没有内部流控制从
同步DOUT口回同步DIN端口。在DOUT
如果不卸载数据被覆盖。
5HY ？ ？
数据表
MUAA路由协处理器（ RCP ）家庭
应用优势
为高性能的MAC地址处理器
多端口交换机和路由器（最多48个10/100或4
千兆以太网线速）
第4层流量识别服务质量达
每秒1670万包
ARP高速缓存管理器/ IP地址缓存为12.5
每秒百万包
同步接口和可编程优先级
设计简洁端口之间
学习，年龄和经销商的年龄与“虚函数
队列， “跟踪岁，得知项
最多四个2K器件的透明级联，而不
外部逻辑，软件设置，或性能下降
特色鲜明
2K和8K ×80位分区CAM / RAM中的数据
在地址数据库字段
有独立的输入， 32位同步端口，
输出;可选的16位配置
32位双向处理器端口;可选的16位
CON组fi guration
流水线操作
从同步端口进行操作或
处理器端口;所有独立可用的标志
这两个端口
9位内部时间戳
50 MHz的时钟
388引脚PBGA （ 8K ）和160引脚PQFP （ 2K ）
包。
3.3伏核心，拥有3.3伏/ 10伏宽容的IO缓冲区。
IEEE 1149.1 （ JTAG ）标准
同步端口
DIN（ 31 ：0）
处理器端口DIN （ 31 ： 0 ）
16/32到80位的多路转换器
16/32到80位的多路转换器
80位锁存器
80位锁存器
DINREADY
OP（ 3：0 ）
/ DINE
80位的2至1多路转换器
PROCD （31 ：0）
/FF
PROCA （ 5:0）
/ PCS
读/写
PROCREADY
INT
/ RESET
CLK
控制
地址数据库
- B I T 79 - ------- ------- B I T 0 ---
国旗和
链
逻辑
/ MF
链
CHAINUP
CHAINDN
/ CHAINCS
/ DOUTVALID
/ DOUTE
/ OE
处理器端口DOUT （ 31 ： 0 ）
80位LA TCH
80位LA TCH
80到32位/ 16位多路转换器
80到32位/ 16位多路转换器
TDI
TMS
TCK
TRST
JTAG
TDO
同步端口
DOUT （ 31 ： 0 ）
图1 ：框图
MUSIC半导体，音乐徽标和短语"MUSIC Semiconductors"是
MUSIC半导体的注册商标。音乐是一个商标
MUSIC半导体。
2001年1月9日第3版
MUAA路由协处理器（ RCP ）家庭
概述
概述
音乐MUAA路由协处理器（ RCP ）系列
由80位宽的内容可寻址存储器
（凸轮） ，在深度2K和8K字的使用。该
CAM /内存相关的数据分区是可编程
从32位的CAM和48比特相关联的数据，以80
CAM的位和RAM的0位。该MUAA RCP可以
执行正常的路由功能，例如搜索，插入
和删除单个条目，并会老化多个条目
同时。此外，还有一个学习指令，
特别有用的网络应用。为
最大的灵活性的所有操作可被执行
既可以通过在处理器端口或通过
同步端口。操作可以在两个端口发生
同时，该端口具有最高优先级将获得
获得第一，如果两个端口需要读取或写入到
CAM阵列同时进行。
同步接口由32位宽的输入
和输出端口，这两者都可以被配置为16
位。该数据被复用进和流出的CAM和
RAM中的相关数据字段。其中，输入或输出数据是
比口更宽，它被加载或卸载时在多个
周期从最低显著字。国内
该设备是流水线;一旦一个操作被启动的
同步端口的下一个操作可以被加载和
以前的经营业绩卸载，从而
最大限度地提高设备的吞吐量。
多2K MUAA垃圾收集站，可以透明地链接
提供更深的记忆。无需软件配置
有必要的。每个MUAA RCP检测它是在
链从以前的设备上的链接管脚。一
寄存器被设置到通知可用的总的主机
CAM存储和粘附分子链的数目。所有
操作链接的CAM是完全透明的。没有
单个设备的选择或处理是必需的。
音乐MUAA RCP已经老化，自动老化，
学习功能。所有条目具有一个9位的时间标记和
可能被标记为静态，以防止老化功能从
删除它们。当自动老化启用它可能是
被配置成具有比更高或更低的优先级的存取
端口。
学和老年项两个内部虚拟队列
可用。由于项学习到的或者过期它们是
标记为这样，并且可以从该设备通过读取
港口之一。通过此功能，简单的主机
老化和学习到的条目的管理。
IEEE标准。 1149.1 （ JTAG ）测试性实施
提供BYPASS ， SAMPLE / PRELOAD ， EXTEST ，
CLAMP和HIGH -Z的函数。
2
第3版
引脚说明
MUAA路由协处理器（ RCP ）家庭
引脚说明
注意：
开始的斜杠（ “/”）信号名称为低电平有效。所有信号均3.3伏CMOS电平。所有输入和双向销
5伏宽容，除了CLK 。切勿将输入的浮动，除非另有说明。凸轮架构吸引大电流
在搜查行动，强制要求使用良好的布局和旁路技术。请参阅电气特性部分
了解更多信息。
表1为388引脚球和芯片插图的包款。
VCC
DOUT0
GND
DIN31
DIN30
DIN29
DIN28
DIN27
GND
DIN26
DIN25
DIN24
DIN23
DIN22
DIN21
VCC
DIN20
DIN19
DIN18
DIN17
DIN16
DIN15
DIN14
GND
DIN13
DIN12
DIN11
DIN10
DIN9
DIN8
DIN7
VCC
DIN6
DIN5
DIN4
DIN3
DIN2
DIN1
DIN0
GND
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
GN
DOUT1
DOUT2
DOUT3
DOUT4
VCC
DOUT5
DOUT6
DOUT7
GN
DOUT8
DOUT9
DOUT10
DOUT11
VCC
DOUT12
DOUT13
DOUT14
DOUT15
GN
DOUT16
DOUT17
DOUT18
DOUT19
VCC
DOUT20
DOUT21
DOUT22
DOUT23
GN
DOUT24
DOUT25
DOUT26
DOUT27
VCC
DOUT28
DOUT29
DOUT30
DOUT31
GN
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
160-Pin
PQFP
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
VCC
CH A IND
CH A INUP
GN
CH A IN3
CH A IN2
CH A IN1
CH A IN0
GN
CH AI NCS
PROCD31
PROCD30
PROCD29
PROCD28
PROCD27
PROCD26
PROCD25
PROCD24
VCC
PROCD23
PROCD22
PROCD21
PROCD20
PROCD19
PROCD18
GN
PROCD17
PROCD16
PROCD15
PROCD14
PROCD13
PROCD12
VCC
PROCD11
PROCD10
PROCD9
PROCD8
PROCD7
PROCD6
GN
DIN〔 31：0] （输入）
DIN〔 31：0]是同步的端口的数据输入引脚。数据
装入一致，至少有显著的MUAA RCP权
字第一。
/ DINE （输入）
DIN由CLK的上升沿采样时/ DINE是
断言。请参考表1为从站连接。
OP [3：0 ]（输入）
OP [3：0 ]将被执行的同步端口操作
上施加到DIN管脚的数据。 OP是由采样
上升CLK的边沿时/ DINE是断言。当加载
在CAM / RAM话DIN ， OP设置为除LOAD
最后一句话。 OP的最后一个字被设定为所需的
操作。
第3版
VCC
CLK
GND
/ MF
/FF
/ DOUTVALID
DINREADY
INT
PROCREADY
TDO
GND
TDI
TMS
TCK
/ TRST
/ OE
/ DOUTE
/ DINE
OP0
OP1
OP2
OP3
VCC
PROCA0
PROCA1
PROCA2
PROCA3
PROCA4
PROCA5
读/写
/ PCS
/ RESET
GND
PROCD0
PROCD1
PROCD2
PROCD3
PROCD4
PROCD5
VCC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
图2 ： 160引脚PQFP （顶视图）
DINREADY （输出）
当DINREADY为高电平时，同步端口
接受当前操作。这是受
优先用于在DIN端口和处理器端口设置。注意，
DINREADY可能低达800 CLK周期
后/ RESET被拉高。 JTAG接口可以
设置DINREADY到HIGH态。高电平有效。
DOUT [ 31 ： 0] （ 3态输出）
DOUT [31： 0]是同步端口的数据输出。数据
第一次读出右对齐，至少显著字。该
地址索引（位25-0 ） ， SWEX标志（ 26位） ， PWEX标志
（第27位） ， LQUEUE标志（ 28位） ， AQUEUE标志（ 29位） ，
同步端口匹配标志（ 30位）和满标志（位31）
也可以从该端口之前或之后运行数据读取
根据配置。
3
MUAA路由协处理器（ RCP ）家庭
引脚说明
/ DOUTVALID （输出）
/ DOUTVALID表示当新数据可用在
同步输出端口。 / DOUTVALID是低电平有效
一个CLK周期。 / DOUTVALID可以被配置为
成为活跃在相同的时钟作为新DOUT变
有效或CLK之前。 JTAG接口能够设置
/ DOUTVALID到HIGH -Z 。
/ OE （输入）
/ OE是DOUT高阻抗控制。
/ DOUTE （输入）
/ DOUTE是DOUT使能控制。当DOUT
数据字被配置为比输出端口更宽
然后这个选通脉冲使DOUT的数据的下一个字（多个）
到DOUT引脚。
PROCD [31： 0]（双向）
双向处理器数据端口提供
处理器接口到设备。在写周期的所有
设备响应并行。在适当的读周期
设备无响应的额外干预
处理器。
PROCA [5：0 ]（输入）
处理器端口地址总线。选择哪个设备寄存器
被访问。比特0时，该端口被设置为16位只用于
模式，否则应在有效的逻辑电平保持。
R / W （输入）
R / W是处理器端口的读/写控制引脚。该引脚
是高的读取，低的写操作。
/ PCS （输入）
/ PCS是处理器端口的片选引脚。当这种低
针指示循环到处理器的端口。在写周期
数据必须被设置到的/ PCS上升沿。在读
周期/ PCS控制PROCD总线的输出使能。
需要注意的是/ PCS可以是异步的，以CLK 。请参阅
表1为从站连接。
PROCREADY （输出）
当PROCREADY为高电平，表示处理器
读出的数据是可用的或处理器的写入数据是
接受的。优先级可以在DIN端口之间设置
处理器端口。注意PROCREADY可能是低的
多达800个CLK周期后， / RESET被拉高。该
JTAG接口能够设置PROCREADY到HIGH态。
INT （输出）
INT中断。表示年龄或学习队列具有
至少有一个条目还是写发生异常。服务
常规要么检查AQUEUE ， LQUEUE和
WEX寄存器或地址索引的位26-29
寄存器，以确定原因。中断被清除
之后，相应的标志寄存器读出和意志
不被重申，直到该队列（多个）被清空并
4
然后再拿到至少一个条目，或另写
发生异常。 JTAG接口能够设置为INT
HIGH -Z 。
/ RESET （输入）
在/ RESET输入用于复位MUAA RCP 。
/ RESET必须置为至少3个CLK周期。
CLK （输入）
输入CLK的上升沿是设备的时钟。
/ FF （满标志，输出）
/ FF有效时，该设备（或链条设备）已满。
/ FF变为无效时，任何一台设备有两个开放
条目。 JTAG接口能够设置/ FF到HIGH -Z 。
链[3：0 （输入）
当两个或多个设备被链接它们进行通信
相互之间用链[3： 0]信号。看
链接部分。内部上拉了起来。参照表1
为从站连接。
CHAINUP （输出）
当两个或多个设备被链接它们进行通信
他们之间使用CHAINUP信号。看
链接部分。 JTAG接口能够设置
CHAINUP到HIGH -Z 。请参考表1为奴
连接。
CHAINDN （输出）
当两个或多个设备被链接它们进行通信
他们之间使用CHAINDN信号。看
链接部分。 JTAG接口能够设置
CHAINDOWN到HIGH -Z 。请参考表1为奴
连接。
CHAINCS （双向）
当两个或多个设备被链接它们进行通信
他们之间使用CHAINCS信号。看
链接部分。内部上拉。请参考表1
从站连接。
/ MF （匹配标志，输出）
在/ MF输出指示是否匹配被发现。该
JTAG接口能够设置/中频到高态。
/ TRST （ JTAG复位输入）
在/ TRST为测试复位引脚。内部上拉带
25K降到最低。必须连接到/ RESET或系低
在不使用时。
/ TCLK （ JTAG测试时钟输入）
在/ TCLK输入是测试时钟输入。必须在被捆绑
有效逻辑电平在不使用时。
TMS （ JTAG测试模式选择，输入）
TMS输入的测试模式选择输入。国内
拉了25K最小。
第3版
引脚说明
MUAA路由协处理器（ RCP ）家庭
TDI （ JTAG测试数据输入，输入）
TDI输入的测试数据输入。内部上拉
用25K最小。请参考表1为奴
连接。
TDO （ JTAG测试数据输出，输出）
从TDO输出测试数据输出。参照表1
为从站连接。
VCC ， GND
这些引脚的电源连接MUAA
RCP 。 VCC必须满足在电源电压的要求
工作条件相对于GND引脚的部分，
这是在0伏（系统参考电位） ，对
该设备的正确操作。所有的接地和电源
引脚必须连接到各自的飞机与
充足的批量，高频率旁路电容器
接近该设备。
球说明
表1 ：球说明
实用
组
同步
输入端口
球名称（S ）
DIN〔 31：0]
功能
同步端口的数据输入。
TYPE
输入
5V TOL
PBGA球（S ）
B0 ： AA26 ， B1 ： AA25 ， B2 ： Y26 ，
B3 ： Y25 ， B4 ： W26 ， B5 ： W25 ，
B6 ： V26 ， B7 ： V25 ， B8 ： U26 ，
B9 ： U25 ， B10 ： T26 ， B11 ： T25 ，
B12 ： R26 ， B13 ： R25 ， B14 ： P26 ，
B15 ： P25 ， B16 ： N26 ， B17 ： N25 ，
B18 ： M26 ， B19 ： M25 ， B20 ： L26 ，
B21 ： L25 ， B22 ： K26 ， B23 ： K25 ，
B24 ： J26 ， B25 ： J25 ， B26 ： H26 ，
B27 ： H25 ， B28 ： G26 ， B29 ： G25 ，
B30 ： F26 ， B31 ： F25
T1
T2
R2
P2
B0 ： U1 ， B1 ： U2 ， B2 ： U3 ， B3 ： T3
H1
/ DINE
/DINE-S1
/DINE-S2
/DINE-S3
OP [3 ：0]的
DINREADY
CLK
同步
输出端口
DOUT [31：0 ]
当断言， DIN是由上升沿采样
CLK 。连接到T2 ，R2和P2。
奴隶1.连接到T1 ， /用餐。
奴隶2.连接到T1 ， /用餐。
奴隶3.连接到T1 ， /用餐。
数据同步端口进行操作
适用于DIN引脚。
高电平时，表示同步端口
接受当前操作。
上升沿是设备的时钟。
同步端口的数据输出。
输入
5V TOL
输入
5V TOL
输入
5V TOL
输入
5V TOL
输入
5V TOL
产量
输入
D1
只有3.3V
产量
B0 ： A21 ， B1 ： B21 ， B2 ： A20 ，
B3 ： B20 ， B4 ： A19 ， B5 ： B19 ，
B6 ： A18 ， B7 ： B18 ， B8 ： A17 ，
B9 ： B17 ， B10 ： A16 ， B11 ： B16 ，
B12 ： A15 ， B13 ： B15 ， B14 ： A14 ，
B15 ： B14 ， B16 ： A13 ， B17 ： B13 ，
B18 ： A12 ， B19 ： B12 ， B20 ： A11 ，
B21 ： B11 ， B22 ： A10 ， B23 ： B10 ，
B24 ： A9 ， B25 ： B9 ， B26 ： A8 ，
B27 ： B8 ， B28 ： A7 ， B29 ： B7 ，
B30 ： A6 ， B31 ： B6
G1
P1
R1
E1
/ DOUTVALID
/ OE
/ DOUTE
/ MF
表示当新数据可在
同步输出端口。
DOUT高阻抗控制。
DOUT使能控制。
匹配标志。指示是否找到匹配项。
产量
输入
5V TOL
输入
5V TOL
产量
第3版
5
QQ：2880707522 复制
