瑞萨的LSI
M5M5V208AKV
2097152 - BIT （ 262144 -字×8位）的CMOS静态RAM
描述
该M5M5V208AKV是低电压2 - Mbit的静态RAM举办
作为262,144字由8位，由高性能的0.25微米制造
CMOS技术。
该M5M5V208AKV适用于存储应用场合
简单的接口，电池的使用和备用电池是
重要的设计目标。
该M5M5V208AKV封装在32引脚采用8mm x 13.4毫米
sTSOP包这是一种高可靠性，高密度表面
安装设备。
引脚配置（顶视图）
A
11
A
9
A
8
A
13
W
S
2
A
15
V
CC
A
17
A
16
A
14
A
12
A
7
A
6
A
5
A
4
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
OE
A
10
S
1
DQ
8
DQ
7
DQ
6
DQ
5
DQ
4
GND
DQ
3
DQ
2
DQ
1
A
0
A
1
A
2
A
3
M5M5V208AKV
25
24
23
22
21
20
19
18
17
特点
ACCESS
时间
（最大）
电源电流
型号名称
活跃
（最大）
待用
（最大）
M5M5V208AKV-55HI
55ns
35mA
(10MHz)
30A
（VCC = 3.6V ）
M5M5V208AKV-70HI
70ns
7mA
(1MHz)
0.3A
（VCC = 3.0V
典型）
概述32P3K -B （ KV ）
单2.7 3.6V电源
没有时钟，没有刷新
直接TTL兼容：所有输入和输出
易内存扩展和断电由S1 ， S2
在+ 2V电源数据保持
三态输出： OR - 领带能力
OE防止数据争用的I / O总线
通用数据的I / O
包
M5M5V208AKV ················· 32引脚8× 13.4毫米
2
STSOP
冯ision - A0.5
1
瑞萨的LSI
M5M5V208AKV
2097152 - BIT （ 262144 -字×8位）的CMOS静态RAM
功能
该M5M5V208AKV系列的操作模式是由一个确定
该装置的控制输入的S组合
1
,S
2
， W和OE 。
每个模式被概括在表的功能。
写周期执行每当低水平W和低重叠
S级
1
和高电平S
2
。该地址必须设置前
写周期，并且必须在整个周期内是稳定的。该数据是
锁存到细胞上的W，S的后缘
1
或S
2
，以先到为准
首先，需要的建立时间和保持时间相对于这些边缘是
维护。输出使能输入OE直接控制输出
阶段。设置在OE在高电平时，输出级是在高
阻抗状态，并在写周期中的数据总线争用问题
被消除。
读周期是通过设置W底高电平和OE在低执行
的水平，而S
1
和S
2
处于活动状态（S
1
= L，S
2
=H).
当值[S
1
在高电平或S
2
在一个低的水平，该芯片是在一个
无可选择的模式，其中阅读和写作都被禁止。在
该模式中，输出级处于高阻抗状态，从而使或 -
领带与其他芯片和内存扩展为S
1
和S
2
。电源
电源电流减小低至待机电流是
指定为我
CC3
还是我
CC4
和所述存储器中的数据可以在+ 2V功率举行
供给，从而使电池电源故障期间备份操作或者
在非选择的模式掉电操作。
功能表
S
1
X
H
L
L
L
S
2
L
X
H
H
H
W
X
X
L
H
H
OE
模式
DQ
X非选择高阻抗
X非选择高阻抗
DIN
X
写
DOUT
L
读
高阻抗
H
I
CC
待用
待用
活跃
活跃
活跃
注1 ：本表"H"和"L"意味着VIH和VIL分别。
2 ： "X"在这个表应该是"H"或"L" 。
框图
A2 18
A3 17
A4 16
A5 15
A6 14
A7 13
A12 12
A14 11
A16 10
A17 9
21 DQ1
22 DQ2
262144字
×8位
（ 1024行
X256柱
×8块）
23 DQ3
25 DQ4
26 DQ5
27 DQ6
28 DQ7
29 DQ8
数据
输入/
输出
地址
输入
A15
A13
7
4
时钟
发电机
A8 3
A9
2
5
写
W控制
输入
芯片
SELECT
输入
A11 1
A1 19
A0 20
A10 31
30 S1
6
S2
产量
32 OE启用
输入
8
24
V
CC
GND
(0V)
冯ision - A0.5
2
瑞萨的LSI
M5M5V208AKV
2097152 - BIT （ 262144 -字×8位）的CMOS静态RAM
绝对最大额定值
符号
VCC
V
I
V
O
P
d
T
OPR
T
英镑
电源电压
输入电压
输出电压
功耗
工作温度
储存温度
参数
条件
评级
- 0.5*~4.6
- 0.5 * VCC + 0.3
0~Vcc
700
- 40~85
- 65~150
单位
V
V
V
mW
°C
°C
相对于GND
Ta=25°C
* -3.0V的情况下交流（脉冲宽度
≤
为30ns ）
DC电气特性
（ TA = -40 85°C ， VCC = 2.7 3.6V ，除非另有说明）
符号
V
IH
V
IL
V
OH1
V
OH2
V
OL
I
I
I
O
I
CC1
参数
高电平输入电压
低电平输入电压
高电平输出电压1
高电平输出电压2
低电平输出电压
输入电流
输出电流在关断状态
主动电源电流
（ CMOS电平输入）
主动电源电流
（ TTL电平输入）
I
OH
= - 0.5毫安
I
OH
= - 0.05毫安
I
OL
= 2毫安
V
I
=0~Vcc
S
1
=V
IH
或S
2
=V
IL
或OE = V
IH
V
I / O
=0~V
CC
S
1
≤
0.2V,S
2
≥
Vcc-0.2V
其他投入
≤
0.2V或
≥
Vcc-0.2V
,
输出开
S
1
=V
IL
,S
2
=V
IH
,
其他输入= V
IH
或V
白细胞介素，
输出开
10MHz
1MHz
10MHz
1MHz
~25°C
I
CC3
待机电流
1) S
2
≤
0.2V ，其他输入= 0 V
CC
2) S
1
≥
V
CC
- 0.2V ，S
2
≥
V
CC
- 0.2V
其他输入= 0 V
CC
~40°C
~70°C
~85°C
I
CC4
待机电流
1) S
1
=V
IH ，
其他输入= V
IL或
V
IH
2) S
2
=V
IL
，其它输入= V
IL或
V
IH
28
5
33
5
0.3
测试条件
范围
民
2.0
-0.3*
2.4
VCC
- 0.5
0.4
±1
±1
30
7
35
7
2
5
10
30
0.33
mA
A
mA
mA
典型值
最大
VCC
+ 0.3
0.6
单位
V
V
V
V
V
A
A
I
CC2
* -3.0V的情况下交流（脉冲宽度
≤
为30ns ）
电容
（大= - 40 85°C ，除非另有说明）
符号
C
I
C
O
参数
输入电容
输出电容
测试条件
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
O
= GND ，V
O
= 25mVrms ， F = 1MHz的
范围
典型值
单位
pF
pF
民
最大
8
10
注3 ：方向为电流流入到一个集成电路是正的（无标记） 。
4 ：T已ypical值是VCC = 3V ，TA = 25
°C
冯ision - A0.5
3
瑞萨的LSI
M5M5V208AKV
2097152 - BIT （ 262144 -字×8位）的CMOS静态RAM
AC电气特性
（大= - 40 85°C ，除非另有说明）
（1）测定条件
V
CC
.................................
输入脉冲电平.............
.....
输入上升和下降时间
参考电平...............
输出负载...................
2.7~3.6V
V
IH
=2.2V,V
IL
=0.4V
5ns
V
OH
=V
OL
=1.5V
图1 ，C
L
=30pF
C
L
= 5pF的（对于T
en
,t
DIS
)
转变是从稳定的测量± 500mV的
态电压。 （对于T
en
,t
DIS
)
DQ
C
L
INCLUDING
范围，夹具
1TTL
图1输出负载
（ 2 ）读周期
范围
符号
t
CR
t
a(A)
t
a(S1)
t
a(S2)
t
一个（OE）
t
dis(S1)
t
dis(S2)
t
DIS （ OE ）
t
en(S1)
t
en(S2)
t
EN（ OE ）
t
V（A）
读周期时间
地址访问时间
芯片选择1访问时间
芯片选择2存取时间
输出启用访问时间
之后一下输出禁止时间
1
高
之后一下输出禁止时间
2
低
OE高后输出禁止时间
之后一下输出使能时间
1
低
之后一下输出使能时间
2
高
OE后低输出使能时间
地址后，数据的有效时间
参数
-55HI
最大
民
55
55
55
55
30
20
20
20
10
10
5
10
10
10
5
10
-70HI
最大
民
70
70
70
70
35
25
25
25
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（ 3 ）写周期
范围
符号
t
CW
t
w(W)
t
SU（ A）
t
SU（ A- WH ）
t
su(S1)
t
su(S2)
t
SU（ D）
t
H（ D）
t
REC （ W）
t
DIS （ W）
t
DIS （ OE ）
t
EN（ W）
t
EN（ OE ）
参数
写周期时间
把脉冲宽度
地址建立时间
地址建立时间就为W
芯片选择1设置时间
芯片选择2建立时间
数据建立时间
数据保持时间
写恢复时间
与W的低输出禁止时间
从OE高输出禁止时间
输出使能与W的时候
从OE低输出使能时间
-55HI
民
最大
55
45
0
50
50
50
25
0
0
20
20
5
5
5
5
-70HI
民
最大
70
55
0
65
65
65
30
0
0
25
25
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
冯ision - A0.5
4
瑞萨的LSI
M5M5V208AKV
2097152 - BIT （ 262144 -字×8位）的CMOS静态RAM
（ 4 ）时序图
读周期
t
CR
A
0~ 17
t
a(A)
t
V（A）
t
一（S1）
S
1
（注5 ）
（注5 ）
t
DIS （ S1 ）
S
2
（注5 ）
t
一个（S2）的
t
一个（OE）
t
EN（ OE ）
t
DIS （ S2 ）
（注5 ）
OE
（注5 ）
t
DIS （ OE ）
t
EN（ S1 ）
t
EN（ S2 ）
（注5 ）
DQ
1~ 8
W = "H"水平
数据有效
写循环（W控制模式）
t
CW
A
0~ 17
t
SU（ S1 ）
S
1
（注5 ）
（注5 ）
S
2
（注5 ）
t
SU（ S2 ）
（注5 ）
t
SU（ A- WH ）
OE
t
SU（ A）
W
t
w (W)
t
REC （ W）
t
DIS （ W）
t
DIS （ OE ）
DQ
1~ 8
t
EN（ W）
DATA IN
稳定
t
SU（ D）
t
H（ D）
t
EN（ OE ）
冯ision - A0.5
5
QQ：2880707522 复制
