MYSON
技术
MTV012E
8051嵌入式CRT显示器控制器
OTP版本
特点
8051核心。
256字节的内部RAM 。
8K字节的程序的EPROM 。
14路12V漏极开路输出的PWM DAC ，10个专用通道和4通道I / O引脚共用。
20双向I / O引脚，12个专用引脚， 4 DAC共享， 4 DDC / IIC接口共享。
3输出引脚共享与H / V同步输出和自我测试输出引脚。
同步处理器，用于复合材料的分离，极性和频率检查和极性调整。
内置显示器自测试图形发生器。
内置低功率复位电路。
IIC接口用于DDC1 / DDC2B和EEPROM中，只有一个EEPROM来存储DDC1 / DDC2B和
显示模式信息。
看门狗定时器，可编程间隔。
40引脚PDIP封装。
概述
该MTV012E微控制器是专门针对CRT显示器的8051 CPU内核，嵌入式设备
应用程序。它包括一个8051 CPU内核， 256字节SRAM ， 14内置PWM的DAC ， DDC1 / DDC2B
接口24CXX系列EEPROM接口和一个8K字节的内部程序的EPROM 。
框图
STOUT
P1.0-7
X1
P0.0-7
RD
WR
P0.0-7
RD
WR
XFR
HSYNC
H / VSYNC
控制
VSYNC
HBLANK
VBLANK
X2
8051
CORE
INT1
看门狗
定时器
RST
P2.0-3
P3.0-P3.2
RST
14个信道
PWM DAC
DA0-9
DA10-13
P3.4 P2.4-7
HSCL
HSDA
DDC 1/2 B & FIFO
接口
ISCL
IIC接口
ISDA
该数据表包含的新产品信息。民生科技科技保留权利修改产品规格
恕不另行通知。无责任承担由于使用本产品造成的。在任何授权不得出售的
产品。
MTV012E 1.2版1998年12月23日
1/14
MYSON
技术
P2.1
P2.2
P2.3
DA13/P2.4
DA12/P2.5
DA11/P2.6
DA10/P2.7
STOUT/P4.2
DA9
DA8
DA7
DA6
DA5
DA4
DA3
DA2
DA1
DA0
VDD
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
O
O
O
O
O
O
O
O
-
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
MTV012E
通用I / O
通用I / O
通用I / O
PWM DAC输出/通用I / O
（漏极开路）
PWM DAC输出/通用I / O
（漏极开路）
PWM DAC输出/通用I / O
（漏极开路）
PWM DAC输出/通用I / O
（漏极开路）
自测视频输出/通用输出
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
正电源。
3.0功能说明
1. 8051 CPU内核
MTV012E包括所有的8051的功能但下列情况除外：
1.1 PSEN ， ALE ， RD和WR引脚被禁用。外部RAM访问仅限于内XFRs
MTV012E.
1.2端口0 ， port3.3和ports3.5 3.7顷不是通用I / O端口。他们致力于监控
控制/ DAC引脚。
不提供1.3 INT1和T1的输入引脚。
1.4 Ports2.4 2.7顷与DAC引脚复用; ports3.0 3.2和port3.4与监视控制共享
销。
另外，有2个定时器， 5个中断源和一个串行接口与标准兼容的
8051的TXD / RXD （ P3.0 / P3.1 ）引脚与DDC接口共享。 INT0 / T0引脚共享
在IIC接口。一个额外的选项可用于INT0的源切换从P3.2至P2.0 。此功能
维护时的IIC接口被使能的外部中断源。
注：本文档中列出的所有寄存器驻留在外部RAM区（ XFR ） 。对于内部
RAM存储器映射，请参阅8051的规范。
注册名称
PADMOD
ADDR
30h中（ w）的
bit7
SINT0
bit6
X
bit5
DDCE
bit4
IICE
bit3
DA13E
bit2
DA12E
bit1
DA11E
bit0
DA10E
SINT0 = 1
=0
DDCE = 1
=0
IICE
=1
=0
DA13E = 1
=0
DA12E = 1
=0
→
源INT0引脚＃ 21 。
→
源INT0引脚＃ 12 。
→
针＃ 10 HSCL ;引脚＃ 11是HSDA 。
→
针＃ 10 P3.0 / RXD ;引脚＃ 11 P3.1 / TXD 。
→
引脚12是ISDA ;引脚＃ 14 ISCL 。
→
引脚12为P3.2 / （ INT0 * ） ;引脚＃ 14 P3.4 / T0 。
→
针＃ 25是DA13 。
→
针＃ 25是P2.4 。
→
针＃ 26是DA12 。
→
针＃ 26 P2.5 。
MTV012E 1.2版1998年12月23日
3/14
MYSON
技术
DA11E = 1
→
针＃ 27是DA11 。
=0
→
针＃ 27是P2.6 。
DA10E = 1
→
针＃ 28是DA10 。
=0
→
针＃ 28 P2.7 。
* SINT0应该是0在此情况下。
2.外部特殊功能寄存器（ XFR ）
MTV012E
的XFR是一组分配在8051外部RAM区域的寄存器。大多数的寄存器被用于
用于监测控制和PWM DAC 。该程序可以初始化日的价值和使用"MOVX"指令
访问这些寄存器。
3. PWM DAC
每个D / A转换器的输出脉冲的宽度由在XFR一个8位的寄存器控制。的频率
这些输出是（XTAL的频率） / 253或（XTAL的频率） / 256，通过DIV253选择。如果DIV253 = 1 ，写作
外佣/ FEH / FFH DAC寄存器产生稳定的高输出。如果DIV253 = 0时，输出将输出低脉冲
至少有一次，即使DAC寄存器的内容为FFH 。 00H写入DAC寄存器产生稳定
低输出。
注册名称
DA0
DA1
DA2
DA3
DA4
DA5
DA6
DA7
DA8
DA9
DA10
DA11
DA12
DA13
WDT
ADDR
20小时（转/ w）的
21h的（读/写）
22小时（转/ w）的
23小时（转/ w）的
24小时（转/ w）的
25小时（转/ w）的
26h的（读/写）
27h中（转/ w）的
28小时（转/ w）的
为29h （转/ w）的
2AH （转/ w）的
2Bh个（转/ w）的
双声道（ R / W）
2DH （转/ w）的
80h
bit7
DA0b7
DA1b7
DA2b7
DA3b7
DA4b7
DA5b7
DA6b7
DA7b7
DA8b7
DA9b7
DA10b7
DA11b7
DA12b7
DA13b7
文
bit6
DA0b6
DA1b6
DA2b6
DA3b6
DA4b6
DA5b6
DA6b6
DA7b6
DA8b6
DA9b6
DA10b6
DA11b6
DA12b6
DA13b6
WCLR
bit5
DA0b5
DA1b5
DA2b5
DA3b5
DA4b5
DA5b5
DA6b5
DA7b5
DA8b5
DA9b5
DA10b5
DA11b5
DA12b5
DA13b5
CLRDDC
bit4
DA0b4
DA1b4
DA2b4
DA3b4
DA4b4
DA5b4
DA6b4
DA7b4
DA8b4
DA9b4
DA10b4
DA11b4
DA12b4
DA13b4
DIV253
bit3
DA0b3
DA1b3
DA2b3
DA3b3
DA4b3
DA5b3
DA6b3
DA7b3
DA8b3
DA9b3
DA10b3
DA11b3
DA12b3
DA13b3
X
bit2
DA0b2
DA1b2
DA2b2
DA3b2
DA4b2
DA5b2
DA6b2
DA7b2
DA8b2
DA9b2
DA10b2
DA11b2
DA12b2
DA13b2
WDT2
bit1
DA0b1
DA1b1
DA2b1
DA3b1
DA4b1
DA5b1
DA6b1
DA7b1
DA8b1
DA9b1
DA10b1
DA11b1
DA12b1
DA13b1
WDT1
bit0
DA0b0
DA1b0
DA2b0
DA3b0
DA4b0
DA5b0
DA6b0
DA7b0
DA8b0
DA9b0
DA10b0
DA11b0
DA12b0
DA13b0
WDT0
DA0
（读/写） ：
输出的脉冲宽度控制为DA0 。
DA1
（读/写） ：
输出的脉冲宽度控制为DA1 。
DA2
（读/写） ：
输出的脉冲宽度控制为DA2 。
DA3
（读/写） ：
输出的脉冲宽度控制为DA3 。
DA4
（读/写） ：
输出的脉冲宽度控制为DA4 。
DA5
（读/写） ：
输出的脉冲宽度控制为DA5 。
DA6
（读/写） ：
输出的脉冲宽度控制为DA6 。
DA7
（读/写） ：
输出的脉冲宽度控制为DA7 。
DA8
（读/写） ：
输出的脉冲宽度控制为DA8 。
DA9
（读/写） ：
输出的脉冲宽度控制为DA9 。
DA10
（读/写） ：
输出的脉冲宽度控制为DA10 。
DA11
（读/写） ：
输出的脉冲宽度控制为DA11 。
DA12
（读/写） ：
输出的脉冲宽度控制为DA12 。
DA13
（读/写） ：
输出的脉冲宽度控制为DA13 。
WDT
(w) :
看门狗定时器&专用控制位。
DIV253 = 1
→
PWM的DAC输出频率为（XTAL频率） / 253 。
=0
→
PWM的DAC输出频率为（XTAL的频率） / 256。
* 1 。所有的D / A转换器为中心的具有上电后值80H 。
MTV012E 1.2版1998年12月23日
4/14
MYSON
技术
4. H / V同步处理
MTV012E
在H / V同步处理模块进行复合信号分离的功能， SYNC输入
存在检查，频率计数，并且极性检测和控制，以及保护
VBLANK输出，同时VSYNC ，主频达到了较高的DDC通信时钟速率。本和
频功能块把任何脉冲比1 OSC期间噪音更短。
4.1复合SYNC独立
MTV012E持续监测输入HSYNC 。如果垂直同步脉冲可以从被提取
输入端，一个CVpre标志被设置，并且用户可以选择所提取的"CVSYNC"为极性的源极
检查，频率计数和VBLANK 。所述的CVSync将有10-16我们延迟相比原
信号。该延迟取决于OSC的频率和复合结构的方法。
4.2 H / V频率计数器
MTV012E可以HSYNC / VSYNC的频率之间的区别，并保存在XFRs的信息。该
15位的H计数器计数64xHSYNC期间的时间，但只有11个较高位被装入
HCNTH / HCNTL锁存器。的11比特的输出值将是（2 / Hfreq ）/（1 / OSCfreq ） ，更新一次每
VSYNC /的CVSync时期VSYNC /的CVSync存在，或不断更新的时候
VSYNC /的CVSync不存在。 14位V计数器2计数垂直同步脉冲之间的时间，但
只有9个较高位被装入VCNTH / VCNTL锁存器。 9比特的输出值将是（1 / Vfreq ） /
（ 512 / OSCfreq ） ，更新每个VSYNC /的CVSync时期。一个额外的溢出位指示的情况
H / V计数器溢出。该VFchg / HFchg中断时，当VCNT / HCNT值的变化或
溢出。表4.2.1和4.2.2显示下为8MHz / 12MHz的振荡器的HCNT / VCNT值
操作。
4.2.1 H-频率表
输出值（ 11位）
为8MHz振荡器（十六进制/ DEC）
12MHz的OSC （十六进制/ DEC）
1
30
215h / 533
320h / 800
2
31.5
1FBh / 507
2F9h / 761
3
33.5
1DDh / 477
2CCh / 716
4
35.5
1C2h / 450
2A4h / 676
5
36.8
1B2h / 434
28Ch / 652
6
38
1A5h / 421
277h / 631
7
40
190h / 400
258h / 600
8
48
的14Dh / 333
1F4h / 500
9
50
140h / 320
1E0H / 480
10
57
118h / 280
1A5h / 421
11
60
10AH / 266
190h / 400
12
64
0FAH / 250
177h / 375
13
100
0A0H / 160
0F0H / 240
* 1 。该H-频率输出（ HF10 - HF0 ）是有效的。
* 2 。的允许偏差为+ 1 LSB 。
H-频（kHz ）
4.2.2 V-频率表
V-频率（ HZ）
1
2
3
4
56.25
59.94
60
60.32
输出值（ 9位）
为8MHz振荡器（十六进制/ DEC）
12MHz的OSC （十六进制/ DEC）
115h / 277
1A0h / 416
104h / 260
187h / 391
104h / 260
186h / 390
103h / 259
184h / 388
MTV012E 1.2版1998年12月23日
5/14
MYSON
技术
MTV012E
8051嵌入式CRT显示器控制器
OTP版本
特点
8051核心。
256字节的内部RAM 。
8K字节的程序的EPROM 。
14路12V漏极开路输出的PWM DAC ，10个专用通道和4通道I / O引脚共用。
20双向I / O引脚，12个专用引脚， 4 DAC共享， 4 DDC / IIC接口共享。
3输出引脚共享与H / V同步输出和自我测试输出引脚。
同步处理器，用于复合材料的分离，极性和频率检查和极性调整。
内置显示器自测试图形发生器。
内置低功率复位电路。
IIC接口用于DDC1 / DDC2B和EEPROM中，只有一个EEPROM来存储DDC1 / DDC2B和
显示模式信息。
看门狗定时器，可编程间隔。
40引脚PDIP封装。
概述
该MTV012E微控制器是专门针对CRT显示器的8051 CPU内核，嵌入式设备
应用程序。它包括一个8051 CPU内核， 256字节SRAM ， 14内置PWM的DAC ， DDC1 / DDC2B
接口24CXX系列EEPROM接口和一个8K字节的内部程序的EPROM 。
框图
STOUT
P1.0-7
X1
P0.0-7
RD
WR
P0.0-7
RD
WR
XFR
HSYNC
H / VSYNC
控制
VSYNC
HBLANK
VBLANK
X2
8051
CORE
INT1
看门狗
定时器
RST
P2.0-3
P3.0-P3.2
RST
14个信道
PWM DAC
DA0-9
DA10-13
P3.4 P2.4-7
HSCL
HSDA
DDC 1/2 B & FIFO
接口
ISCL
IIC接口
ISDA
该数据表包含的新产品信息。民生科技科技保留权利修改产品规格
恕不另行通知。无责任承担由于使用本产品造成的。在任何授权不得出售的
产品。
MTV012E 1.2版1998年12月23日
1/14
MYSON
技术
P2.1
P2.2
P2.3
DA13/P2.4
DA12/P2.5
DA11/P2.6
DA10/P2.7
STOUT/P4.2
DA9
DA8
DA7
DA6
DA5
DA4
DA3
DA2
DA1
DA0
VDD
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
O
O
O
O
O
O
O
O
-
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
MTV012E
通用I / O
通用I / O
通用I / O
PWM DAC输出/通用I / O
（漏极开路）
PWM DAC输出/通用I / O
（漏极开路）
PWM DAC输出/通用I / O
（漏极开路）
PWM DAC输出/通用I / O
（漏极开路）
自测视频输出/通用输出
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
PWM DAC输出（漏极开路）
正电源。
3.0功能说明
1. 8051 CPU内核
MTV012E包括所有的8051的功能但下列情况除外：
1.1 PSEN ， ALE ， RD和WR引脚被禁用。外部RAM访问仅限于内XFRs
MTV012E.
1.2端口0 ， port3.3和ports3.5 3.7顷不是通用I / O端口。他们致力于监控
控制/ DAC引脚。
不提供1.3 INT1和T1的输入引脚。
1.4 Ports2.4 2.7顷与DAC引脚复用; ports3.0 3.2和port3.4与监视控制共享
销。
另外，有2个定时器， 5个中断源和一个串行接口与标准兼容的
8051的TXD / RXD （ P3.0 / P3.1 ）引脚与DDC接口共享。 INT0 / T0引脚共享
在IIC接口。一个额外的选项可用于INT0的源切换从P3.2至P2.0 。此功能
维护时的IIC接口被使能的外部中断源。
注：本文档中列出的所有寄存器驻留在外部RAM区（ XFR ） 。对于内部
RAM存储器映射，请参阅8051的规范。
注册名称
PADMOD
ADDR
30h中（ w）的
bit7
SINT0
bit6
X
bit5
DDCE
bit4
IICE
bit3
DA13E
bit2
DA12E
bit1
DA11E
bit0
DA10E
SINT0 = 1
=0
DDCE = 1
=0
IICE
=1
=0
DA13E = 1
=0
DA12E = 1
=0
→
源INT0引脚＃ 21 。
→
源INT0引脚＃ 12 。
→
针＃ 10 HSCL ;引脚＃ 11是HSDA 。
→
针＃ 10 P3.0 / RXD ;引脚＃ 11 P3.1 / TXD 。
→
引脚12是ISDA ;引脚＃ 14 ISCL 。
→
引脚12为P3.2 / （ INT0 * ） ;引脚＃ 14 P3.4 / T0 。
→
针＃ 25是DA13 。
→
针＃ 25是P2.4 。
→
针＃ 26是DA12 。
→
针＃ 26 P2.5 。
MTV012E 1.2版1998年12月23日
3/14
MYSON
技术
DA11E = 1
→
针＃ 27是DA11 。
=0
→
针＃ 27是P2.6 。
DA10E = 1
→
针＃ 28是DA10 。
=0
→
针＃ 28 P2.7 。
* SINT0应该是0在此情况下。
2.外部特殊功能寄存器（ XFR ）
MTV012E
的XFR是一组分配在8051外部RAM区域的寄存器。大多数的寄存器被用于
用于监测控制和PWM DAC 。该程序可以初始化日的价值和使用"MOVX"指令
访问这些寄存器。
3. PWM DAC
每个D / A转换器的输出脉冲的宽度由在XFR一个8位的寄存器控制。的频率
这些输出是（XTAL的频率） / 253或（XTAL的频率） / 256，通过DIV253选择。如果DIV253 = 1 ，写作
外佣/ FEH / FFH DAC寄存器产生稳定的高输出。如果DIV253 = 0时，输出将输出低脉冲
至少有一次，即使DAC寄存器的内容为FFH 。 00H写入DAC寄存器产生稳定
低输出。
注册名称
DA0
DA1
DA2
DA3
DA4
DA5
DA6
DA7
DA8
DA9
DA10
DA11
DA12
DA13
WDT
ADDR
20小时（转/ w）的
21h的（读/写）
22小时（转/ w）的
23小时（转/ w）的
24小时（转/ w）的
25小时（转/ w）的
26h的（读/写）
27h中（转/ w）的
28小时（转/ w）的
为29h （转/ w）的
2AH （转/ w）的
2Bh个（转/ w）的
双声道（ R / W）
2DH （转/ w）的
80h
bit7
DA0b7
DA1b7
DA2b7
DA3b7
DA4b7
DA5b7
DA6b7
DA7b7
DA8b7
DA9b7
DA10b7
DA11b7
DA12b7
DA13b7
文
bit6
DA0b6
DA1b6
DA2b6
DA3b6
DA4b6
DA5b6
DA6b6
DA7b6
DA8b6
DA9b6
DA10b6
DA11b6
DA12b6
DA13b6
WCLR
bit5
DA0b5
DA1b5
DA2b5
DA3b5
DA4b5
DA5b5
DA6b5
DA7b5
DA8b5
DA9b5
DA10b5
DA11b5
DA12b5
DA13b5
CLRDDC
bit4
DA0b4
DA1b4
DA2b4
DA3b4
DA4b4
DA5b4
DA6b4
DA7b4
DA8b4
DA9b4
DA10b4
DA11b4
DA12b4
DA13b4
DIV253
bit3
DA0b3
DA1b3
DA2b3
DA3b3
DA4b3
DA5b3
DA6b3
DA7b3
DA8b3
DA9b3
DA10b3
DA11b3
DA12b3
DA13b3
X
bit2
DA0b2
DA1b2
DA2b2
DA3b2
DA4b2
DA5b2
DA6b2
DA7b2
DA8b2
DA9b2
DA10b2
DA11b2
DA12b2
DA13b2
WDT2
bit1
DA0b1
DA1b1
DA2b1
DA3b1
DA4b1
DA5b1
DA6b1
DA7b1
DA8b1
DA9b1
DA10b1
DA11b1
DA12b1
DA13b1
WDT1
bit0
DA0b0
DA1b0
DA2b0
DA3b0
DA4b0
DA5b0
DA6b0
DA7b0
DA8b0
DA9b0
DA10b0
DA11b0
DA12b0
DA13b0
WDT0
DA0
（读/写） ：
输出的脉冲宽度控制为DA0 。
DA1
（读/写） ：
输出的脉冲宽度控制为DA1 。
DA2
（读/写） ：
输出的脉冲宽度控制为DA2 。
DA3
（读/写） ：
输出的脉冲宽度控制为DA3 。
DA4
（读/写） ：
输出的脉冲宽度控制为DA4 。
DA5
（读/写） ：
输出的脉冲宽度控制为DA5 。
DA6
（读/写） ：
输出的脉冲宽度控制为DA6 。
DA7
（读/写） ：
输出的脉冲宽度控制为DA7 。
DA8
（读/写） ：
输出的脉冲宽度控制为DA8 。
DA9
（读/写） ：
输出的脉冲宽度控制为DA9 。
DA10
（读/写） ：
输出的脉冲宽度控制为DA10 。
DA11
（读/写） ：
输出的脉冲宽度控制为DA11 。
DA12
（读/写） ：
输出的脉冲宽度控制为DA12 。
DA13
（读/写） ：
输出的脉冲宽度控制为DA13 。
WDT
(w) :
看门狗定时器&专用控制位。
DIV253 = 1
→
PWM的DAC输出频率为（XTAL频率） / 253 。
=0
→
PWM的DAC输出频率为（XTAL的频率） / 256。
* 1 。所有的D / A转换器为中心的具有上电后值80H 。
MTV012E 1.2版1998年12月23日
4/14
MYSON
技术
4. H / V同步处理
MTV012E
在H / V同步处理模块进行复合信号分离的功能， SYNC输入
存在检查，频率计数，并且极性检测和控制，以及保护
VBLANK输出，同时VSYNC ，主频达到了较高的DDC通信时钟速率。本和
频功能块把任何脉冲比1 OSC期间噪音更短。
4.1复合SYNC独立
MTV012E持续监测输入HSYNC 。如果垂直同步脉冲可以从被提取
输入端，一个CVpre标志被设置，并且用户可以选择所提取的"CVSYNC"为极性的源极
检查，频率计数和VBLANK 。所述的CVSync将有10-16我们延迟相比原
信号。该延迟取决于OSC的频率和复合结构的方法。
4.2 H / V频率计数器
MTV012E可以HSYNC / VSYNC的频率之间的区别，并保存在XFRs的信息。该
15位的H计数器计数64xHSYNC期间的时间，但只有11个较高位被装入
HCNTH / HCNTL锁存器。的11比特的输出值将是（2 / Hfreq ）/（1 / OSCfreq ） ，更新一次每
VSYNC /的CVSync时期VSYNC /的CVSync存在，或不断更新的时候
VSYNC /的CVSync不存在。 14位V计数器2计数垂直同步脉冲之间的时间，但
只有9个较高位被装入VCNTH / VCNTL锁存器。 9比特的输出值将是（1 / Vfreq ） /
（ 512 / OSCfreq ） ，更新每个VSYNC /的CVSync时期。一个额外的溢出位指示的情况
H / V计数器溢出。该VFchg / HFchg中断时，当VCNT / HCNT值的变化或
溢出。表4.2.1和4.2.2显示下为8MHz / 12MHz的振荡器的HCNT / VCNT值
操作。
4.2.1 H-频率表
输出值（ 11位）
为8MHz振荡器（十六进制/ DEC）
12MHz的OSC （十六进制/ DEC）
1
30
215h / 533
320h / 800
2
31.5
1FBh / 507
2F9h / 761
3
33.5
1DDh / 477
2CCh / 716
4
35.5
1C2h / 450
2A4h / 676
5
36.8
1B2h / 434
28Ch / 652
6
38
1A5h / 421
277h / 631
7
40
190h / 400
258h / 600
8
48
的14Dh / 333
1F4h / 500
9
50
140h / 320
1E0H / 480
10
57
118h / 280
1A5h / 421
11
60
10AH / 266
190h / 400
12
64
0FAH / 250
177h / 375
13
100
0A0H / 160
0F0H / 240
* 1 。该H-频率输出（ HF10 - HF0 ）是有效的。
* 2 。的允许偏差为+ 1 LSB 。
H-频（kHz ）
4.2.2 V-频率表
V-频率（ HZ）
1
2
3
4
56.25
59.94
60
60.32
输出值（ 9位）
为8MHz振荡器（十六进制/ DEC）
12MHz的OSC （十六进制/ DEC）
115h / 277
1A0h / 416
104h / 260
187h / 391
104h / 260
186h / 390
103h / 259
184h / 388
MTV012E 1.2版1998年12月23日
5/14
QQ：2880707522 复制
