【飞思卡尔半导体公司数据表：技术数据文档编号： MC9328MX21S修订版1.3 ， 06/2008】,IC型号MC9328MX21SCVM,MC9328MX21SCVM PDF资料,MC9328MX21SCVM经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

数据表：技术数据

文档编号： MC9328MX21S

修订版1.3 ， 06/2008

MC9328MX21S

包装信息

MC9328MX21S

266兆赫

(MAPBGA–289)

订购信息：请参阅表1第3页

介绍

简介。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 1

信号说明。。。。。。。。。。。。。。。。。。。。。。。 4

规格。。。。。。。。。。。。。。。。。。。。。。。。。。。 12

针脚定义和封装信息。。。 84

文档修订历史记录。。。。。。。。。。。。。。 0.87

飞思卡尔的i.MX系列微处理器具有

在便携式手持显示出领导力

市场。建立对MX的成功（媒体

扩展）系列， i.MX21S （ MC9328MX21S ）

提供了性能上的飞跃和一个以ARM926EJ -S

微处理器内核，它提供的Java加速

支持除了高度集成的系统功能。

该i.MX21S设备地址多的需求

具有智能集成外设市场，先进的

ARM

处理器核心，以及电源管理

的能力。

该i.MX21S采用了先进的高能效

速度ARM926EJ - S内核工作频率高达266 MHz的

和是一个日益严重的家族的一部分

智能速度

制品

即提供高性能的处理优化

最低的功耗。片上模块，如

LCD控制器， USB在- The-Go的， 1线

接口

和同步串行接口，为设计人员提供了丰富的

套装外设，可以提高许多产品。

对于成本敏感的应用， NAND闪存

控制器允许使用低成本的NAND闪存

本文件包含的新产品信息。规格书中信息如有变更，

恕不另行通知。

介绍

装置被用作初级或次级的非易失性存储。片上纠错码（ECC）的

和奇偶校验的NAND闪存控制器的电路释放CPU执行其他任务。 WLAN ，

蓝牙和扩展选件通过PCMCIA / CF ，USB和MMC / SD主机控制器提供。

该装置被装在一个289引脚MAPBGA 。

系统控制

JTAG / ICE多

系统启动

时钟管理

连接

i.MX21S

ARM9平台

ARM926EJ-S

我缓存

缓存

内部控制

最大

MMU

总线控制

内存控制

CSPI ×2

SSI ×2

音频复用器

UART 1 ， 3 ， 4 &

1-Wire

FIRI

USB OTG /主机1

标准的系统I / O

定时器×3

PWM

WDOG

RTC

GPIO

DMAC

人机界面

LCD控制器

SLCD控制器

键盘

存储器接口

SDRAMC

WEIM

NFC

内存扩展

MMC / SD ×2

PCMCIA / CF

图1. i.MX21S功能框图

1.1

约定

划线是用来表示一个信号时拉低即活性：例如，RESET 。

1逻辑电平

是对应于布尔值TRUE （ 1 ）状态的电压。

逻辑0电平

是对应于布尔值false （ 0 ）状态的电压。

SET

位或位手段，建立逻辑电平之一。

明确

位或位手段，建立逻辑电平为零。

信号

是电子结构，其状态传送或改变状态的传达信息。

针

是外部的物理连接。相同的引脚可以用于连接多个信号。

断言

意味着一个离散信号处于激活的逻辑状态。

—

低电平有效

信号从逻辑电平1改变为逻辑电平0。

—

高电平有效

信号从逻辑电平0改变为逻辑电平1。

否定

意味着一个断言离散信号改变逻辑状态。

—

低电平有效

信号从逻辑电平0改变为逻辑电平1。

—

高电平有效

信号从逻辑电平1改变为逻辑电平0。

本文档使用以下约定：

MC9328MX21S技术数据，版本1.3

飞思卡尔半导体公司

介绍

LSB方法

最显著位

位，

与MSB指

最有效位

位。

引用低

高字节或字拼写出来。

数字前面加一个百分号（％）是二进制。前面有一个美元符号（ $ ）或数字

是

十六进制。

1.2

参考文档

下列文件被要求用于i.MX21S的完整描述，并且必要

与装置设计正确。特别是对于那些不熟悉的ARM926EJ -S处理器

以下文件是有帮助的与本手册一起使用时。

ARM体系结构参考手册

（ ARM公司，订单号ARM DDI 0100 ）

ARM7TDMI数据表

（ ARM公司，订单号ARM DDI 0029 ）

ARM920T技术参考手册

（ ARM公司，订单号ARM DDI 0151C ）

MC9328MX21S产品简介

（订单号MC9328MX21SPB ）

飞思卡尔的手册都可以在飞思卡尔半导体公司的Web站点：http ： //

www.freescale.com 。这些文件可以直接从飞思卡尔网站下载，或打印

版本可以订购。在ARM公司文档可从http://www.arm.com 。

1.3

订购信息

表1.订购信息

订货号

包装尺寸

289引脚MAPBGA

0.65毫米， 14毫米X 14毫米

289引脚MAPBGA

0.65毫米， 14毫米X 14毫米

289引脚MAPBGA

0.8毫米， 17毫米x17毫米

289引脚MAPBGA

0.8毫米， 17毫米x17毫米

套餐类型

LEAD -FREE

工作范围

C–70

-40

C–85

C–70

-40

C–85

表1

为器件提供的订购信息。

MC9328MX21SVK

MC9328MX21SCVK

MC9328MX21SVM

MC9328MX21SCVM

1.4

特点

该i.MX21S拥有的，能够支持多种应用的功能强大的阵列。下面是一

的i.MX21S功能简要说明。

ARM926EJ -S核心情结

显示和视频模块

- LCD控制器（ LCDC ）

- 智能LCD控制器（ SLCDC ）

无线连接

- 快速红外线接口（ FIRI ）

有线连接

- 移动USB - The-Go的（ USBOTG ）控制器

MC9328MX21S技术数据，版本1.3

飞思卡尔半导体公司

信号说明

- 三个通用异步接收器/发送器（能UARTx ）

- 两个可配置的串行外设接口（ CSPIx ）的高速数据传输

- 内部IC （I

C）总线模块

- 两个同步串行接口（ SSI ）与IC间声音（我

- 数字音频复用器

- 单线控制器

- 键盘接口

内存扩展和I / O卡支持

- 两个多媒体卡和安全数字（ MMC / SD ）主机控制器模块

存储器接口

- 外部接口模块（ EIM ）

- SDRAM控制器（ SDRAMC ）

NAND闪存控制器（ NFC ）

- PCMCIA / CF接口

标准的系统资源

- 时钟发生器模块（ CGM）和电源控制模块

- 个通用32位计数器/定时器

看门狗定时器

- 实时时钟/采样定时器（ RTC ）

- 脉宽调制（ PWM ）模块

- 直接存储器存取控制器（ DMAC ）

- 通用I / O（ GPIO ）端口

- 调试功能

信号说明

表2

标识和描述的i.MX21S信号。引脚分配中提供

第4节， “针

分配和封装信息“

并在参考范围内的“信号多路复用方案”表

手册。

引脚的连接

表2

仅取决于用户应用程序，但也有一些

未在正常应用中使用的工厂测试信号。以下是这些信号和如何的列表

它们将被终止的i.MX21S处理器的正常操作：

CLKMODE [ 1 ： 0 ] ：为了确保正常运行，将这些信号为未连接。

OSC26M_TEST ：为确保正常运行，请将此信号，因为没有连接。

EXT_48M ：为确保正常运行，该信号连接到地面。

EXT_266M ：为确保正常运行，该信号连接到地面。

TEST_WB [ 2 ： 0 ] ：这些信号也被复用的GPIO端口E及副

键盘信号。如果不利用的GPIO功能，或为他们的其他复用这些信号

功能，然后配置为GPIO输入上拉使能，并留下一个无连接。

TEST_WB [ 4 ： 3 ] ：为了确保正常运行，将这些信号为未连接。

MC9328MX21S技术数据，版本1.3

飞思卡尔半导体公司

信号说明

表2. i.MX21S信号说明

信号名称

功能/注意事项

外部总线/片选（ EIM ）

A [25:0]

D [31:0]

EB0

EB1

EB2

EB3

CS [5：0 ]

地址总线信号

数据总线信号

MSB字节频闪低电平有效的外部使能字节的信号，控制D [ 31:24]与SDRAM共享

DQM0.

字节频闪低电平有效的外部使能控制D [ 23:16]字节的信号，用SDRAM DQM1共享。

字节频闪低电平有效的外部使能控制字节信号[15 ： 8 ] ，共享与SDRAM DQM2

和PCMCIA PC_REG 。

LSB字节频闪低电平有效的外部使能控制字节信号[ 7 ： 0 ] ，共享与SDRAM

DQM3和PCMCIA PC_IORD 。

存储器输出使能，低电平有效输出使外部数据总线，带有PCMCIA PC_IOWR共享。

芯片选择，该芯片选择信号CS [3 ：2]被复用CSD [ 1：0] ，并且由所选择的

功能复用控制寄存器（ FMCR ）系统控制的篇章。默认CSD [1：0 ]是

选择。 DTACK复用CS4 。

通过闪光装置发送到EIM活性低的输入信号时，闪光装置必须终止一个片

要爆序列和启动一个新的（长第一次访问）突发序列。

低电平信号通过闪存设备发送导致外部突发设备锁存开始破灭

地址。

在突发模式发送到外部同步存储器（如爆闪）时钟信号。

RW信号指示外部访问是否是读（高）或写（低）周期。该信号也

与PCMCIA PC_WE共享。

DTACK信号外部输入数据的确认信号，复用CS4 。

引导

BOOT [3：0 ]

系统启动模式选择，在系统复位时业务系统引导模式所决定

这些引脚设置。硬连接这些低投入，终止与一个1kΩ电阻接地。为一个逻辑

高，终止与1 kΩ电阻VDDA 。不要更改电后，这些输入的状态。

引导3应该始终连接至逻辑低。

SDRAM控制器

SDBA [4 ：0]的

SDIBA [3 ：0]的

MA [11 ：0]的

DQM [3 ：0]的

CSD0

CSD1

RAS

SDRAM非交错模式的银行地址信号。这些信号被复用的地址信号

A[20:16].

SDRAM的交错寻址模式的银行地址信号。这些信号被复用的地址

信号A [ 24:21 ] 。

SDRAM的地址信号。 MA [10 ：0]的复用地址信号A [10： 1] 。

复用EB SDRAM数据限定符掩模[3：0 ] 。 DQM3对应到D [31:24] ， DQM2

对应于D [ 23:16] ， DQM1对应到D [15：8 ]和DQM0对应于D [ 7：0] 。

SDRAM的片选信号。这个信号被复用的信号CS2 。这个信号是由选择

编程功能复用控制寄存器中的系统控制章节。

SDRAM的片选信号。这个信号被复用CS3的信号。这个信号是由选择

编程功能复用控制寄存器中的系统控制章节。

SDRAM行地址选择信号。

欧洲央行

LBA

BCLK

DTACK

MC9328MX21S技术数据，版本1.3

飞思卡尔半导体公司

飞思卡尔半导体公司

数据表：技术数据

文档编号： MC9328MX21S

修订版1.1 ， 04/2007

MC9328MX21S

包装信息

MC9328MX21S

266兆赫

(MAPBGA–289)

订购信息：请参阅表1第3页

介绍

简介。。。。。。。。。。。。。。。。。。。。。。。。。。。。 .1

信号说明。。。。。。。。。。。。。。。。。。。。。。 0.4

规格。。。。。。。。。。。。。。。。。。。。。。。。。。 0.12

针脚定义和封装信息。。 0.84

文档修订历史记录。。。。。。。。。。。。。。 0.87

飞思卡尔的i.MX系列微处理器具有

在便携式手持显示出领导力

市场。建立对MX的成功（媒体

扩展）系列， i.MX21S （ MC9328MX21S ）

提供了性能上的飞跃和一个以ARM926EJ -S

微处理器内核，它提供的Java加速

支持除了高度集成的系统功能。

该i.MX21S设备地址多的需求

具有智能集成外设市场，先进的

ARM

处理器核心，以及电源管理

的能力。

该i.MX21S采用了先进的高能效

速度ARM926EJ - S内核工作频率高达266 MHz的

和是一个日益严重的家族的一部分

智能速度

制品

即提供高性能的处理优化

最低的功耗。片上模块，如

LCD控制器， USB在- The-Go的， 1线

接口

和同步串行接口，为设计人员提供了丰富的

套装外设，可以提高许多产品。

对于成本敏感的应用， NAND闪存

控制器允许使用低成本的NAND闪存

本文件包含的新产品信息。规格书中信息如有变更，

恕不另行通知。

介绍

装置被用作初级或次级的非易失性存储。片上纠错码（ECC）的

和奇偶校验的NAND闪存控制器的电路释放CPU执行其他任务。 WLAN ，

蓝牙和扩展选件通过PCMCIA / CF ，USB和MMC / SD主机控制器提供。

该装置被装在一个289引脚MAPBGA 。

系统控制

JTAG / Multi-ICE的

系统启动

时钟管理

连接

i.MX21S

ARM9平台

ARM926EJ-S

我缓存

缓存

内部控制

最大

MMU

总线控制

内存控制

CSPI ×2

SSI ×2

音频复用器

UART 1 ， 3 ， 4 &

1-Wire

FIRI

USB OTG /主机1

标准的系统I / O

定时器×3

PWM

WDOG

RTC

GPIO

DMAC

人机界面

LCD控制器

SLCD控制器

键盘

存储器接口

SDRAMC

WEIM

NFC

内存扩展

MMC / SD ×2

PCMCIA / CF

图1. i.MX21S功能框图

1.1

约定

划线是用来表示一个信号时拉低即活性：例如，RESET 。

1逻辑电平

是对应于布尔值TRUE （ 1 ）状态的电压。

逻辑0电平

是对应于布尔值false （ 0 ）状态的电压。

SET

位或位手段，建立逻辑电平之一。

明确

位或位手段，建立逻辑电平为零。

信号

是电子结构，其状态传送或改变状态的传达信息。

针

是外部的物理连接。相同的引脚可以用于连接多个信号。

断言

意味着一个离散信号处于激活的逻辑状态。

—

低电平有效

信号从逻辑电平1改变为逻辑电平0。

—

高电平有效

信号从逻辑电平0改变为逻辑电平1。

否定

意味着一个断言离散信号改变逻辑状态。

—

低电平有效

信号从逻辑电平0改变为逻辑电平1。

—

高电平有效

信号从逻辑电平1改变为逻辑电平0。

本文档使用以下约定：

MC9328MX21S技术数据，版本1.1

飞思卡尔半导体公司

介绍

LSB方法

最显著位

位，

与MSB指

最有效位

位。

引用低

高字节或字拼写出来。

数字前面加一个百分号（％）是二进制。前面有一个美元符号（ $ ）或数字

是

十六进制。

1.2

参考文档

下列文件被要求用于i.MX21S的完整描述，并且必要

与装置设计正确。特别是对于那些不熟悉的ARM926EJ -S处理器

以下文件是有帮助的与本手册一起使用时。

ARM体系结构参考手册

（ ARM公司，订单号ARM DDI 0100 ）

ARM7TDMI数据表

（ ARM公司，订单号ARM DDI 0029 ）

ARM920T技术参考手册

（ ARM公司，订单号ARM DDI 0151C ）

MC9328MX21S产品简介

（订单号MC9328MX21SPB ）

飞思卡尔的手册都可以在飞思卡尔半导体公司的Web站点：http ： //

www.freescale.com 。这些文件可以直接从飞思卡尔网站下载，或打印

版本可以订购。在ARM公司文档可从http://www.arm.com 。

1.3

订购信息

表1.订购信息

订货号

包装尺寸

289引脚MAPBGA

0.65毫米， 14毫米X 14毫米

289引脚MAPBGA

0.65毫米， 14毫米X 14毫米

289引脚MAPBGA

0.8毫米， 17毫米x17毫米

289引脚MAPBGA

0.8毫米， 17毫米x17毫米

套餐类型

LEAD -FREE

工作范围

C–70

-40

C–85

C–70

-40

C–85

表1

为器件提供的订购信息。

MC9328MX21SVK

MC9328MX21SCVK

MC9328MX21SVM

MC9328MX21SCVM

1.4

特点

该i.MX21S拥有的，能够支持多种应用的功能强大的阵列。下面是一

的i.MX21S功能简要说明。

ARM926EJ -S核心情结

显示和视频模块

- LCD控制器（ LCDC ）

- 智能LCD控制器（ SLCDC ）

无线连接

- 快速红外线接口（ FIRI ）

有线连接

- 移动USB - The-Go的（ USBOTG ）控制器

MC9328MX21S技术数据，版本1.1

飞思卡尔半导体公司

信号说明

- 三个通用异步接收器/发送器（能UARTx ）

- 两个可配置的串行外设接口（ CSPIx ）的高速数据传输

- 内部IC （I

C）总线模块

- 两个同步串行接口（ SSI ）与IC间声音（我

- 数字音频复用器

- 单线控制器

- 键盘接口

内存扩展和I / O卡支持

- 两个多媒体卡和安全数字（ MMC / SD ）主机控制器模块

存储器接口

- 外部接口模块（ EIM ）

- SDRAM控制器（ SDRAMC ）

NAND闪存控制器（ NFC ）

- PCMCIA / CF接口

标准的系统资源

- 时钟发生器模块（ CGM）和电源控制模块

- 个通用32位计数器/定时器

看门狗定时器

- 实时时钟/采样定时器（ RTC ）

- 脉宽调制（ PWM ）模块

- 直接存储器存取控制器（ DMAC ）

- 通用I / O（ GPIO ）端口

- 调试功能

信号说明

表2

标识和描述的i.MX21S信号。引脚分配中提供

第4节， “针

分配和封装信息“

并在参考范围内的“信号多路复用方案”表

手册。

引脚的连接

表2

仅取决于用户应用程序，但也有一些

未在正常应用中使用的工厂测试信号。以下是这些信号和如何的列表

它们将被终止的i.MX21S处理器的正常操作：

CLKMODE [ 1 ： 0 ] ：为了确保正常运行，将这些信号为未连接。

OSC26M_TEST ：为确保正常运行，请将此信号，因为没有连接。

EXT_48M ：为确保正常运行，该信号连接到地面。

EXT_266M ：为确保正常运行，该信号连接到地面。

TEST_WB [ 2 ： 0 ] ：这些信号也被复用的GPIO端口E及副

键盘信号。如果不利用的GPIO功能，或为他们的其他复用这些信号

功能，然后配置为GPIO输入上拉使能，并留下一个无连接。

TEST_WB [ 4 ： 3 ] ：为了确保正常运行，将这些信号为未连接。

MC9328MX21S技术数据，版本1.1

飞思卡尔半导体公司

信号说明

表2. i.MX21S信号说明

信号名称

功能/注意事项

外部总线/片选（ EIM ）

A [25:0]

D [31:0]

EB0

EB1

EB2

EB3

CS [5：0 ]

地址总线信号

数据总线信号

MSB字节频闪低电平有效的外部使能字节的信号，控制D [ 31:24]与SDRAM共享

DQM0.

字节频闪低电平有效的外部使能控制D [ 23:16]字节的信号，用SDRAM DQM1共享。

字节频闪低电平有效的外部使能控制字节信号[15 ： 8 ] ，共享与SDRAM DQM2

和PCMCIA PC_REG 。

LSB字节频闪低电平有效的外部使能控制字节信号[ 7 ： 0 ] ，共享与SDRAM

DQM3和PCMCIA PC_IORD 。

存储器输出使能，低电平有效输出使外部数据总线，带有PCMCIA PC_IOWR共享。

芯片选择，该芯片选择信号CS [3 ：2]被复用CSD [ 1：0] ，并且由所选择的

功能复用控制寄存器（ FMCR ）系统控制的篇章。默认CSD [1：0 ]是

选择。 DTACK复用CS4 。

通过闪光装置发送到EIM活性低的输入信号时，闪光装置必须终止一个片

要爆序列和启动一个新的（长第一次访问）突发序列。

低电平信号通过闪存设备发送导致外部突发设备锁存开始破灭

地址。

在突发模式发送到外部同步存储器（如爆闪）时钟信号。

RW信号指示外部访问是否是读（高）或写（低）周期。该信号也

与PCMCIA PC_WE共享。

DTACK信号外部输入数据的确认信号，复用CS4 。

引导

BOOT [3：0 ]

系统启动模式选择，在系统复位时业务系统引导模式所决定

这些引脚设置。硬连接这些低投入，终止与一个1kΩ电阻接地。为一个逻辑

高，终止与1 kΩ电阻VDDA 。不要更改电后，这些输入的状态。

引导3应该始终连接至逻辑低。

SDRAM控制器

SDBA [4 ：0]的

SDIBA [3 ：0]的

MA [11 ：0]的

DQM [3 ：0]的

CSD0

CSD1

RAS

SDRAM非交错模式的银行地址信号。这些信号被复用的地址信号

A[20:16].

SDRAM的交错寻址模式的银行地址信号。这些信号被复用的地址

信号A [ 24:21 ] 。

SDRAM的地址信号。 MA [10 ：0]的复用地址信号A [10： 1] 。

复用EB SDRAM数据限定符掩模[3：0 ] 。 DQM3对应到D [31:24] ， DQM2

对应于D [ 23:16] ， DQM1对应到D [15：8 ]和DQM0对应于D [ 7：0] 。

SDRAM的片选信号。这个信号被复用的信号CS2 。这个信号是由选择

编程功能复用控制寄存器中的系统控制章节。

SDRAM的片选信号。这个信号被复用CS3的信号。这个信号是由选择

编程功能复用控制寄存器中的系统控制章节。

SDRAM行地址选择信号。

欧洲央行

LBA

BCLK

DTACK

MC9328MX21S技术数据，版本1.1

飞思卡尔半导体公司