MP7641
8通道电压输出
10 MHz的输入带宽8位
乘法数模转换器与
串行数字端口
特点
8个独立的2象限乘法8位DAC
双阳性（ + 10V和+ 5V）电源或
双（ +5 V）供应能力
高速：
- 12.5 MHz数字时钟速率
– V
REF到
V
OUT
建立时间： 150ns的8位
（典型值）
- 参考电压输入带宽：
10兆赫
低功耗： 150毫瓦
低压交流电压基准馈通
优秀的通道至通道隔离
DNL = 0.8 LSB ， INL = 1 LSB （典型值）
DAC的匹配+ 0.5 ％ （典型值）
芯片选择可用： MP7651
低谐波失真：典型的有0.25 ％
V
REF
= 1 V P-P @ 1兆赫
V
REF
/ 2输出预设水平
闭锁免费
ESD保护： 2000 V最小
应用
直接高频自动增益控制
视频AGC & CCD水平AGC
会聚调整为高分辨率
监视器（工作站）
概述
该MP7641是理想的视频直接增益控制， compos-
伊特视频， CCD和其它高频模拟信号。 DE-的
副包括8通道高速，高带宽，两个
象限乘法， 8位精度的数字 - 模拟转换器。
它包括每个通道的输出驱动缓冲器可驱动的
+ 1mA（典型值）的负载。 DNL优于0.8 LSB实现
具有优于0.5 ％ （典型值）的通道至通道匹配。
稳定的DAC ，匹配和精确度是通过实现
采用Exar的薄膜技术。此外，出色的信道用于─
信道隔离，实现与Exar的BiCMOS工艺
不能使用通常的CMOS技术来实现的。
开环架构（专利申请中）提供了广阔
从V小信号带宽
REF
输出高达10 MHz （典型值） ，
快速输出稳定时间，和V
REF
馈通隔离
-65dB或更好。另外，在0.25 ％的数量级的低失真
用1伏峰 - 峰值， 1 MHz的信号来实现的。
恒定输入Z和改变的能力的结合
在+300 mV的AGND允许灵活性，以获得最佳的系统设
签收。
该MP7641具有串行数据的3线标准
-processor
逻辑接口，以减少引脚数，封装尺寸和电路板线
（空间）。
该MP7641制造在一个结隔离，高速
BiCMOS工艺（ BiCMOS工艺IV
TM
）过程与薄膜电阻。这
方法能够高精度高速的模拟/数字（混色
模式）电路被制造在同一芯片上。
修订版2.00
1
MP7641
销刀豆网络gurations
见包装科封装尺寸
V
O1
V
O2
V
R2
V
R3
V
O3
V
DD
V
CC
V
EE
AGND
DGND
V
O4
V
R4
V
R5
V
O5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
R1
V
R0
V
O0
AGND
RST
LD
CLK
SDO
SDI
AGND
V
O7
V
R7
V
R6
V
O6
V
O1
V
O2
V
R2
V
R3
V
O3
V
DD
V
CC
V
EE
AGND
DGND
V
O4
V
R4
V
R5
V
O5
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
R1
V
R0
V
O0
AGND
RST
LD
CLK
SDO
SDI
AGND
V
O7
V
R7
V
R6
V
O6
28引脚PDIP （ 0.300 “ ）
NN28
28引脚SOIC （ EIAJ ， 0.335 “ ）
R28
OUT引脚定义
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
名字
V
O1
V
O2
V
R2
V
R3
V
O3
V
DD
V
CC
V
EE
AGND
DGND
V
O4
V
R4
V
R5
V
O5
V
O6
描述
DAC输出1
DAC输出2
2 DAC参考输入
DAC 3参考输入
DAC输出3
数字正电源
模拟正电源
模拟负电源
模拟地
数字地
DAC输出4
4 DAC参考输入
5 DAC参考输入
DAC输出5
DAC输出6
PIN号
16
17
18
19
20
21
22
23
24
25
26
27
28
名字
V
R6
V
R7
V
O7
AGND
SDI
SDO
CLK
LD
RST
AGND
V
O0
V
R0
V
R1
描述
6 DAC参考输入
7 DAC参考输入
DAC输出7
模拟地
串行数据/地址输入
串行数据输出
移位寄存器的时钟
负载信号;加载数据
到选定的DAC
复位信号;重置所有DAC来
V
REF
/2
模拟地
DAC输出0
DAC 0参考输入
DAC 1参考输入
修订版2.00
3
MP7641
电气特性表，双电源供电
除非另有说明： V
DD
= 5 V, V
CC
= +5 V, V
EE
= –5 V, V
REF
= 3 V和-3 V ， T = 25℃ ，
输出负载=打开， AGND = DGND = 0 V
25
°
C
典型值
TMIN至TMAX
民
最大
参数
DC特性
分辨率（所有级别）
微分非线性
积分非线性
单调性
增益误差
零电平偏移
输出驱动能力
参考输入
V阻抗
REF
电压范围
动态
特征
2
输入输出带宽
输入到输出的建立时间
5
小信号电压参考
输入输出带宽
小信号电压参考
输入输出带宽
从V电压建立
REF
to
V
DAC
OUT
从数字电压建立
码到V
DAC
OUT
V
REF
穿心
群时延
谐波失真
通道到通道的串扰
数字馈通
电源
抑制比
耗电量
正电源电流
负电源电流
功耗
数字输入
CHACTERISTICS
逻辑高
3
逻辑低
3
输入电流
输入电容
2
符号
民
最大
单位
测试条件/评论
N
DNL
INL
GE
Z
OFS
I
O
8
+0.8
+1
保证
+20
+1
+1.5
+75
8
+1
+1
保证
+1.5
+75
位
最低位
最低位
％ FSR
mV
mA
FSR =满量程范围
1
REF
V
R
6
V
EE
+1.5
12
18
V
CC
–1.8
6
18
V
k
V
REF
最大Swing是AGND +3 V
R
L
= 5 K，C
L
= 20 pF的
10
150
10
5
8
275
275
–65
20
0.5
–75
1
0.02
300
300
325
325
兆赫
ns
兆赫
兆赫
ns
ns
dB
ns
%
dB
NVS
%/%
V
R
= 1.6 V P-P ，R
L
= 5kΩ的TO V
EE
V
R
= 1.6 V P-P ，R
L
= 5kΩ的TO V
EE
V
OUT
= 50mV的P-P上面的代码16
V
OUT
= 50mV的P-P的所有代码
V
R
= 0至V
R
= 3V步骤
6
1 LSB
ZS到fs为1 LSB
代码= 0 @ 1 MHz的
V
REF
= 1MHz的正弦波3V P-P
@ 1兆赫，单信道
CLK到V
OUT
V=+5%
t
r
t
r
t
sr
t
sd
F
DT
GD
T
HD
C
T
Q
PSRR
I
CC
I
EE
P
DISS
15
15
150
25
25
250
30
30
300
mA
mA
mW
V
REF
= 0 V
V
REF
= 0 V
V
REF
= 0 V ，代码=所有1
V
IH
V
IL
I
L
C
L
2.4
0.8
+10
8
2.4
0.8
+10
8
V
V
A
pF
修订版2.00
4
MP7641
电气特性表
描述
数字定时
特定网络阳离子
2, 4
输入时钟脉冲宽度
数据建立时间
数据保持时间
CLK到SDO传输延迟
DAC寄存器加载脉冲宽度
复位脉冲宽度
时钟边沿加载上升沿
时钟边沿加载下降沿
负载下降沿到SDO
三态使能
负载上升沿到SDO
3 -STATE DISABLE
负载下降沿到CLK禁用
负载上升沿CLK启用
LD建立时间相对于
到CLK
t
CH
, t
CL
t
DS
t
DH
t
PD
t
LD
t
RST
t
CKLD1
t
CKLD2
t
HZ1
t
HZ2
t
LDCK1
t
LDCK2
t
LDSU
40
10
15
40
100
50
100
0
50
35
25
35
15
100
60
100
0
60
50
40
50
20
50
10
15
50
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
符号
民
25
°
C
典型值
最大
TMIN至TMAX
民
最大
单位
条件
笔记
满量程范围（ FSR ）为3V 。
2
保证，但未经生产测试。
3
数字输入电平不应低于地或高于正电源电压，否则可能会损坏。
4
参见图2和3 。
5
仅供参考输入脉冲：吨
R
= t
F
> 100纳秒。
1
规格若有变更，恕不另行通知
修订版2.00
5
QQ：2881677436 复制
