富士通半导体
数据表
DS05–13110–3E
FRAM内存
128 K (16 K
×
8 )位I
2
C
MB85RC128
■
描述
该MB85RC128是FRAM (铁电随机存取存储器)的独立式芯片中的配置
16,384字
×
8位,使用了强电介质的过程和硅栅CMOS工艺技术
形成非易失性存储器单元。
该MB85RC128采用两线串行接口。
与SRAM不同,则MB85RC128能够保持数据,而无需使用一个数据备份电池。
用于MB85RC128非易失性存储器单元的读/写耐力改善是在
至少10个
10
周期,显著出来表演闪存和E
2
PROM中的数目。
写入到存储器,如闪存的情况下后MB85RC128不需要轮询序列
内存也ê
2
舞会。
■
特点
位配置
: 16,384字
×
8位
工作电源电压: 2.7 V至3.6 V
工作频率
: 400千赫(最大)
两线串行接口
: I
2
C总线规范版本。 2.1标准,支持标准模式/
快速模式。
完全控制两个端口:串行时钟( SCL)和串行数据( SDA ) 。
工作温度范围:
40
°C
+85
°C
数据保留
: 10年(
+
75
°C)
读/写耐用性
: 10
10
时
包
:塑料/ SOP , 8引脚( FPT - 8P- M02 )
低功耗
:工作电流0.15毫安(最大: @ 400千赫) ,待机电流5
μA
(典型值)
版权所有2010-2011富士通半导体有限公司保留所有权利。
2011.6
MB85RC128
■
引脚分配
( TOP VIEW )
A0
1
8
VDD
A1
2
7
WP
A2
3
6
SCL
VSS
4
5
SDA
(FPT-8P-M02)
■
引脚功能说明
针
数
引脚名称
功能说明
器件地址引脚
该MB85RC128可以连接到相同的数据总线多达8个器件。
设备地址被使用,以识别每一个设备。连
这些引脚VDD引脚或VSS引脚在外部。只有当VDD的组合和
VSS端子相匹配的装置中,一个地址和一个代码从SDA管脚输入时,
该器件的工作。在打开针状态, A0,A1和A2引脚被拉断
并确认为“L”。
接地引脚
串行数据I / O引脚
这是串行数据的I / O引脚进行双向通信
地址和FRAM存储器单元阵列的写入或读取数据。它是一个开放
漏可以是有线或与其他漏极开路或集电极开路输出显
在总线上的NAL ,因此需要一个上拉电阻被连接到EX-
ternal电路。
串行时钟引脚
这是一个时钟输入引脚用于输入/输出串行数据。数据采样的利培
荷兰国际集团的时钟和输出的下降沿的边沿。
写保护引脚
当写保护引脚为“H” ,写操作将被禁止。当写保护
端子为“ L”时,整个存储区可以被覆盖。读出操作是AL-
如何使无论是写保护引脚输入电平。写保护
引脚内部下拉至VSS引脚,所以如果写保护引脚
打开时,引脚状态被检测为“L” (允许写) 。
电源电压引脚
1至3个
A0至A2
4
VSS
5
SDA
6
SCL
7
WP
8
VDD
2
DS05–13110–3E
MB85RC128
■
框图
串/并转换
SDA
行解码器
WP
控制逻辑
SCL
地址计数器
FRAM阵列
16,384
×
8
列译码器/检测放大器/
写AMP
A0, A1, A2
■
I
2
C(内部集成电路)
该MB85RC128具有2线串行接口,支持我
2
C总线,并作为从设备。
在我
2
C总线定义了“主”和“奴”设备的通信角色,与主方持有
有权启动控制。此外,我
2
C总线连接,可以在一个单一的主设备
连接到多个从器件。在这种情况下,需要分配一个唯一的装置地址给
从设备,主侧指定从由地址来通信,之后开始通信。
I
2
C接口系统配置示例
VDD
引体向上
电阻器
SCL
SDA
I
2
C总线
主
I
2
C总线
MB85RC128
A2
0
A1
0
A0
0
I
2
C总线
MB85RC128
A2
0
A1
0
A0
1
I
2
C总线
MB85RC128
A2
0
A1
1
A0
0
...
设备地址
DS05–13110–3E
3
MB85RC128
■
I
2
I2C通信协议
在我
2
C总线是一种使用双向数据总线( SDA)和串行时钟(SCL)的两线串行接口。一
数据传输可以仅仅由总线主机,这也将提供synchroni-串行时钟启动
矩阵特殊积。 SDA信号应该改变,SCL为低电平。然而,作为例外,当起始和
停止通信序列, SDA允许变化,而SCL为高电平。
=启动条件
由我开始读或写操作
2
C总线,从高改变SDA输入为低,而SCL输入
处于高状态。
=停止条件
要停止我
2
C总线通信,从低改变SDA输入为高,而SCL输入的
高状态。在读取操作中,输入停止状态结束读出和进入待机
状态。在写操作中,输入停止条件完成输入的重写数据。
启动条件,停止条件
SCL
SDA
开始
停止
注意: FRAM装置不需要编程的等待时间(t
WC
)期间发出停止条件后,
写操作。
4
DS05–13110–3E
MB85RC128
■
应答(ACK )
在我
2
C总线,串行数据包括地址或存储器信息以8位为单位发送。该确认
信号表示每8比特的数据被成功地发送和接收。所述信息接收
方通常输出“L”的第9个SCL时钟的每一次之后每8位成功发送。上
发送方,公交车暂时每次发布为Hi -Z在这9个时钟允许应答响应
要被接收和检查边缘信号。在此高阻发布期间,在接收器侧拉SDA
线下,表示为“L ”,即成功地接收到先前的8位通信。
如果信息接收侧检测到停止条件之前找到的应答为“L”时,读操作
结束,并且我
2
C总线进入待机状态。如果停止条件不发送,也不变送器检测
在承认“L” ,公交车仍处于释放状态“H” ,而不做任何事情。
确认时间概览图
SCL
1
2
3
8
9
SDA
发送方应始终释放SDA上
第9位。此时,在接收器侧输出一个下拉
以指示一个成功的字节传输( ACK响应) 。
确认
开始
DS05–13110–3E
5