富士通半导体
数据表
DS05-11429-3E
手机内存FCRAM
TM
CMOS
32位（2M字× 16位）
手机专用内存
MB82DBS02163C
-70L
■
描述
富士通MB82DBS02163C是一个CMOS快速循环随机存储器（ FCRAM * ）异步
静态随机存取存储器（ SRAM）的接口含有33554432存储器中的16位格式访问。
MB82DBS02163C使用的是富士通FCRAM先进的核心技术，并利用在提高整合
相较于普通的SRAM 。该MB82DBS02163C采用异步页模式和同步突发
模式为用户配置选项快速内存访问。
这MB82DBS02163C适合于移动应用，如蜂窝手机和PDA 。
*： FCRAM是富士通有限公司，日本的商标
■
特点
异步SRAM接口
快速访问时间：吨
CE
= 70 ns（最大值）
8个字第接入能力：吨
PAA
= 20 ns（最大值）
突发读/写访问能力：吨
AC
= 12 ns（最大值）
低电压工作条件： V
DD
= 1.65 V至1.95 V
宽工作温度：T已
A
= -30 ° C至+85°C
由LB和UB字节控制
低功耗：我
DDA1
= 30 mA最大
I
DDS1
= 80
A
最大
各种省电模式：睡眠
4 M位偏
8 M位偏
出货形式：晶圆/芯片， 71球塑料FBGA封装
版权所有2005-2006富士通有限公司保留所有权利
MB82DBS02163C-
70L
■
功能真值表
1.异步操作（页面模式）
模式
待机
（取消选择）
输出禁用*
1
输出禁用
（不读）
阅读（高字节）
阅读（低字节）
阅读（字）
页面读取
不写
写（高字节）
写（低字节）
写（字）
断电*
2
L
X
H
L
CE2 CE1 CLK ADV我们
H
H
X
X
X
X
X
X
X
X
X
X
X
X
X
*3
*3
*3
*3
*3
*3
*3
*3
*3
*3
X
X
X
L
H*
4
H
L
X
H
OE
X
H
LB
X
X
H
H
L
L
L / H
H
H
L
L
X
UB
A
20
到A
0
DQ
8
到DQ
1
DQ
16
到DQ
9
X
X
H
L
H
L
L / H
H
L
H
L
X
X
*5
有效
有效
有效
有效
有效
有效
有效
有效
有效
X
高-Z
高-Z
高-Z
高-Z
产量
有效
产量
有效
*6
无效
无效
输入
有效
输入
有效
高-Z
高-Z
高-Z
高-Z
产量
有效
高-Z
产量
有效
*6
无效
等待
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
输入有效的高阻
无效
高-Z
输入有效的高阻
高-Z
高-Z
注：L = V
IL
，H = V
IH
中，X可以是V
IL
或V
IH
，高Z =高阻抗
* 1 ：如果不能保持这种逻辑条件长于1
s.
* 2 ：省电模式可从待机状态下输入，所有的输出都在高阻状态。
数据保留取决于局部尺寸的选择了关机程序。
请参阅"Power Down"在" ■功能DESCRIPTION"的细节。
* 3： "L"为地址通过和"H"为地址锁存器上ADV的上升沿。
* 4 ： OE可以是V
IL
写操作时，如果满足以下条件;
（ 1 ）写脉冲由CE1启动。请参阅" （ 14 ）异步读/写时序＃1-1 （ CE1控制）的"
" ■时序DIAGRAMS" 。
（ 2 ） OE保持V
IL
在写周期。
* 5 ：既可以是V
IL
或V
IH
但必须是之前读取或写入有效。
* 6 ：输出上和下一个字节的数据是有效或高阻抗取决于在LB和UB输入的电平。
4
MB82DBS02163C-
70L
2.同步操作（突发模式）
模式
待机（取消）
起始地址锁存器*
1
推进突发读来
接下来地址*
1
突发读
暂停*
1
推进突发写入
接下来地址*
1
突发写入暂停*
1
终止突发读
终止突发写
断电*
2
L
X
L
CE2 CE1 CLK ADV我们
H
X
*
3
OE
X
X*
4
L
LB
X
UB
A
20
到A
0
DQ
8
到DQ
1
DQ
16
到DQ
9
X
X
VALID *
7
高-Z
高Z *
8
产量
VALID *
9
高-Z
高-Z
高Z *
8
产量
VALID *
9
高-Z
输入
VALID *
10
输入
无效
高-Z
高-Z
高-Z
等待
高-Z
高Z *
11
产量
有效
高*
12
高*
13
高*
12
高-Z
高-Z
高-Z
X
X
X*
4
*
3
H
*
3
H
H
X*
6
X*
6
X
H
H*
5
H
X
X
X
X
H
X
X
X
X
输入
无效
高-Z
高-Z
高-Z
H
L*
5
*
3
*
3
输入
VALID *
10
X
X
X
注：L = V
IL
，H = V
IH
中，X可以是V
IL
或V
IH
,
高Z =高阻抗
=有效边沿，
=低脉冲的上升沿，
* 1 ：如果不能保持这种逻辑条件长于8
s.
* 2 ：省电模式可从待机状态下输入，所有的输出都在高阻状态。
数据保留取决于局部尺寸的选择了关机程序。
请参阅"Power Down" “ ■功能说明”的详细信息。
* 3 ：有效的时钟边缘应在上升沿或通过CR集下降沿设置。 CLK必须启动并稳定
之前的存储器存取。
* 4 ：既可以是V
IL
或V
IH
除了案件的双方OE和WE为V
IL
.
禁止OE带来的两个和WE到V
IL
.
* 5 ：当设备在"WE单个时钟脉冲Control"模式下，我们是不关心，一旦写操作
当我们低电平脉冲在写有地址锁存一起访问一开始确定的。突发写入暂停
功能不是在"WE单个时钟脉冲Control"模式的支持。
* 6 ：既可以是V
IL
或V
IH
但必须是有效的前读或写操作决定。而一旦LB和UB输入电平
被确定时，它们不能被改变，直到脉冲串的结束。
* 7 ：一旦有效地址确定后，输入地址不能在ADV = L改变
* 8 ：如果OE = L ，则输出可以是无效的或者高阻抗取决于在LB和UB输入的电平。如果我们= 1，输入无效。
如果OE = WE = H ，输出为高阻。
* 9 ：输出是有效或高阻抗取决于在LB和UB输入的电平。
* 10 ：输入是有效或无效的视在LB和UB输入的电平。
* 11：输出或者是高Z或无效取决于OE和WE输入的电平。
* 12 ：请从上一个周期的水平，除了最后一个数据暂停的。请参阅"WAIT输出Function"在
" ■功能DESCRIPTION"的细节。
* 13 ： WAIT输出在突发写入操作驱动高的水平。
5
QQ：2881677436 复制
