K4S641632C
1米x 16Bit的×4银行同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
CMOS SDRAM
概述
该K4S641632C为67,108,864位同步高速数据
率动态RAM组织为4× 1,048,576字16
位，制造与三星的高性能CMOS
技术。同步设计，可以精确控制周期
通过使用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编
竹叶提取脉冲串长度和可编程延迟允许相同
装置可用于各种高带宽，高perfor-的有用
曼斯存储器系统的应用程序。
订购信息
产品型号
K4S641632C-TC/L60
K4S641632C-TC/L70
K4S641632C-TC/L75
K4S641632C-TC/L80
K4S641632C-TC/L1H
K4S641632C-TC/L1L
K4S641632C-TC/L10
最大频率。
166MHz(CL=3)
143MHz(CL=3)
133MHz(CL=3)
125MHz(CL=3)
100MHz(CL=2)
100MHz(CL=3)
66MHz(CL=3&2)
LVTTL
54
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
1M ×16
1M ×16
1M ×16
1M ×16
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留随时更改产品或规格，恕不另行通知。
K4S641632C
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流（输入）
输入漏电流（ I / O管脚）
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
IL
民
3.0
2.0
-0.3
2.4
-
-1
-1.5
典型值
3.3
3.0
0
-
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
1
1.5
单位
V
V
V
V
V
uA
uA
记
5
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
3,4
注意事项：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
4. Dout为禁用， 0V
≤
V
OUT
≤
V
DDQ 。
5. K4S641632C -60的VDD条件为3.135V 3.6V 。
电容
时钟
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
= 1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2.5
2.5
2.5
4.0
最大
4.0
5.0
5.0
6.5
单位
pF
pF
pF
pF
RAS ， CAS，WE ， CS ， CKE ， L（ U） DQM
地址
DQ
0
？ DQ
15
K4S641632C
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0 70℃ ）
参数
符号
测试条件
突发长度= 1
t
RC
≥
t
RC
（分钟）
I
OL
= 0毫安
CKE
≤
V
IL
（最大值），叔
CC
= 15ns的
CAS
潜伏期
CMOS SDRAM
VERSION
-60 -70 -75 -80 -1H -1L -10
85
75
75
75
1
1
12
70
70
65
单位注
工作电流
（一银行活动）
预充电待机电流
在掉电模式
I
CC1
I
CC2
P
mA
I
CC2
PS CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC2
N
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
mA
预充电待机电流
在非掉电模式
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC2
NS
输入信号是稳定的
I
CC3
P
CKE
≤
V
IL
（最大值），叔
CC
= 15ns的
mA
6
2
2
20
10
3
2
130 130 130 115
-
145
C
L
90
90
90
125
1
450
90
90
90
85
90
mA
85
110毫安
mA
uA
2
3
4
1
mA
mA
在活动待机电流
掉电模式
I
CC3
PS CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC3
N
I
CC3
NS
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
OL
= 0毫安
第一阵
2Banks激活
t
CCD
= 2CLKs
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
mA
在活动待机电流
非掉电模式
（一银行活动）
工作电流
（突发模式）
刷新当前
自刷新电流
I
CC4
I
CC5
I
CC6
注意事项：
1.测量与产出开放。
2.刷新周期是64毫秒。
3. K4S641632C -TC **
4. K4S641632C -TL **
K4S641632C
AC运行试验条件
(V
DD
= 3.3V
±
0.3V ，T
A
= 0 70℃ ）
参数
交流输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
3.3V
CMOS SDRAM
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
VTT = 1.4V
单位
V
V
ns
V
1200
产量
870
V
OH
（DC ）= 2.4V时，我
OH
= -2mA
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
50pF
*Note1
产量
Z0 = 50
50
50pF
*Note1
（图1 ）直流输出负载电路
注意：
1. K4S641632C - 60 DC / AC测试输出负载为30pF的。
2. K4S641632C -60的VDD条件为3.135V 3.6V 。
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
在过去的数据来行预充电
最后的数据到新的关口。地址的延迟
在最后的数据以突发停止
上校地址上校地址的延迟
有效输出数
数据
符号
-60
t
RRD
（分钟）
t
RCD
（分钟）
t
RP
（分钟）
t
RAS
（分钟）
t
RAS
（最大）
t
RC
（分钟）
t
RDL
（分钟）
t
CDL
（分钟）
t
BDL
（分钟）
t
CCD
（分钟）
60
6
68
7
68
7
12
18
18
42
-70
14
20
20
48
-75
14
20
20
48
VERSION
-80
16
20
20
48
100
68
8
1
1
1
2
1
70
10
70
10
80
12
-1H
20
20
20
50
-1L
20
20
20
50
-10
20
24
24
50
ns
ns
ns
ns
us
ns
ns
CLK
CLK
CLK
ea
1
2
2
2
3
4
单位
不
e
1
1
1
1
CAS延时= 3
CAS延时= 2
注意事项：
1.时钟周期的最小数目是通过分割与时钟周期时间需要的最短时间来确定
然后四舍五入到下一个较大整数。
2.最小的延迟才能完成写操作。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
K4S641632C
1米x 16Bit的×4银行同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
CMOS SDRAM
概述
该K4S641632C为67,108,864位同步高速数据
率动态RAM组织为4× 1,048,576字16
位，制造与三星的高性能CMOS
技术。同步设计，可以精确控制周期
通过使用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编
竹叶提取脉冲串长度和可编程延迟允许相同
装置可用于各种高带宽，高perfor-的有用
曼斯存储器系统的应用程序。
订购信息
产品型号
K4S641632C-TC/L60
K4S641632C-TC/L70
K4S641632C-TC/L75
K4S641632C-TC/L80
K4S641632C-TC/L1H
K4S641632C-TC/L1L
K4S641632C-TC/L10
最大频率。
166MHz(CL=3)
143MHz(CL=3)
133MHz(CL=3)
125MHz(CL=3)
100MHz(CL=2)
100MHz(CL=3)
66MHz(CL=3&2)
LVTTL
54
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
数据输入寄存器
LDQM
BANK SELECT
1M ×16
1M ×16
1M ×16
1M ×16
刷新计数器
输出缓冲器
行解码器
SENSE AMP
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留随时更改产品或规格，恕不另行通知。
K4S641632C
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流（输入）
输入漏电流（ I / O管脚）
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
IL
民
3.0
2.0
-0.3
2.4
-
-1
-1.5
典型值
3.3
3.0
0
-
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
1
1.5
单位
V
V
V
V
V
uA
uA
记
5
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
3,4
注意事项：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
4. Dout为禁用， 0V
≤
V
OUT
≤
V
DDQ 。
5. K4S641632C -60的VDD条件为3.135V 3.6V 。
电容
时钟
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
= 1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2.5
2.5
2.5
4.0
最大
4.0
5.0
5.0
6.5
单位
pF
pF
pF
pF
RAS ， CAS，WE ， CS ， CKE ， L（ U） DQM
地址
DQ
0
？ DQ
15
K4S641632C
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0 70℃ ）
参数
符号
测试条件
突发长度= 1
t
RC
≥
t
RC
（分钟）
I
OL
= 0毫安
CKE
≤
V
IL
（最大值），叔
CC
= 15ns的
CAS
潜伏期
CMOS SDRAM
VERSION
-60 -70 -75 -80 -1H -1L -10
85
75
75
75
1
1
12
70
70
65
单位注
工作电流
（一银行活动）
预充电待机电流
在掉电模式
I
CC1
I
CC2
P
mA
I
CC2
PS CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC2
N
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
mA
预充电待机电流
在非掉电模式
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC2
NS
输入信号是稳定的
I
CC3
P
CKE
≤
V
IL
（最大值），叔
CC
= 15ns的
mA
6
2
2
20
10
3
2
130 130 130 115
-
145
C
L
90
90
90
125
1
450
90
90
90
85
90
mA
85
110毫安
mA
uA
2
3
4
1
mA
mA
在活动待机电流
掉电模式
I
CC3
PS CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC3
N
I
CC3
NS
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
OL
= 0毫安
第一阵
2Banks激活
t
CCD
= 2CLKs
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
mA
在活动待机电流
非掉电模式
（一银行活动）
工作电流
（突发模式）
刷新当前
自刷新电流
I
CC4
I
CC5
I
CC6
注意事项：
1.测量与产出开放。
2.刷新周期是64毫秒。
3. K4S641632C -TC **
4. K4S641632C -TL **
K4S641632C
AC运行试验条件
(V
DD
= 3.3V
±
0.3V ，T
A
= 0 70℃ ）
参数
交流输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
3.3V
CMOS SDRAM
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
VTT = 1.4V
单位
V
V
ns
V
1200
产量
870
V
OH
（DC ）= 2.4V时，我
OH
= -2mA
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
50pF
*Note1
产量
Z0 = 50
50
50pF
*Note1
（图1 ）直流输出负载电路
注意：
1. K4S641632C - 60 DC / AC测试输出负载为30pF的。
2. K4S641632C -60的VDD条件为3.135V 3.6V 。
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
在过去的数据来行预充电
最后的数据到新的关口。地址的延迟
在最后的数据以突发停止
上校地址上校地址的延迟
有效输出数
数据
符号
-60
t
RRD
（分钟）
t
RCD
（分钟）
t
RP
（分钟）
t
RAS
（分钟）
t
RAS
（最大）
t
RC
（分钟）
t
RDL
（分钟）
t
CDL
（分钟）
t
BDL
（分钟）
t
CCD
（分钟）
60
6
68
7
68
7
12
18
18
42
-70
14
20
20
48
-75
14
20
20
48
VERSION
-80
16
20
20
48
100
68
8
1
1
1
2
1
70
10
70
10
80
12
-1H
20
20
20
50
-1L
20
20
20
50
-10
20
24
24
50
ns
ns
ns
ns
us
ns
ns
CLK
CLK
CLK
ea
1
2
2
2
3
4
单位
不
e
1
1
1
1
CAS延时= 3
CAS延时= 2
注意事项：
1.时钟周期的最小数目是通过分割与时钟周期时间需要的最短时间来确定
然后四舍五入到下一个较大整数。
2.最小的延迟才能完成写操作。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
QQ：2880707522 复制
