K4D553238F-JC
256M GDDR SDRAM
2米x 32位×4银行图形双数据速率同步DRAM
用双向数据选通和DLL
特点
2.5V ±5％电源设备操作电源
用于I / O接口2.5V ±5 ％电源
SSTL_2兼容输入/输出
4银行操作
MRS循环地址重点项目
- 。读取延迟3,4（时钟）
- 。突发长度（2,4和8）
- 。突发类型（顺序&交错）
除了数据& DM所有输入进行采样，正
将系统时钟的边沿
差分时钟输入
无Wrtie -打断读取功能
4 DQS的（ 1DQS /字节）
数据I /数据选通信号的两边O事务
DLL对齐DQ和DQS转换与时钟转换
边沿对齐的数据&数据选通输出
中心对齐数据&数据选通输入
DM只写屏蔽
自动&自我刷新
32ms的刷新周期（ 4K周期）
144球FBGA
最大时钟频率高达350MHz的
最大数据传输率可达700Mbps /针
订购信息
产品型号
K4D553238F-JC2A
K4D553238F-JC33
K4D553238F-JC36
K4D553238F-JC40
K4D553238F-JC50
最大频率。
350MHz
300MHz
275MHz
250MHz
200MHz
最大数据速率
700Mbps/pin
600Mbps/pin
550Mbps/pin
500Mbps/pin
400Mbps/pin
SSTL_2
144球FBGA
接口
包
1. K4D553238F -EC是无铅封装部件号
2.对于K4D553238F - JC2A ， VDD & VDDQ = 2.8V + 0.1V
概述
FOR 2米x 32位×4行GDDR SDRAM
该K4D553238F是268435456位超同步数据速率动态随机存储器组织成4× 2,097,152字由
32位，制造与三星
’
s高性能CMOS技术。有数据选通同步功能可让
极高的性能高达2.8GB / S /芯片。 I / O事务处理可在时钟周期的两端。范围
的工作频率，可编程脉冲串长度和可编程延迟允许该设备可用于各种有用
高性能存储系统的应用程序。
- 3 -
1.0版（ 2004年3月）
K4D553238F-JC
输入/输出功能描述
符号
CK ， CK * 1
输入
TYPE
256M GDDR SDRAM
功能
差分系统时钟输入。
所有的输入被采样的时钟以外的上升沿
DQ
’
s和DM
’
看得太采样的DQS的两边。
激活CK信号为高电平时，并停用CK信号
当低。通过取消激活时钟， CKE低表明电源
断模式或自刷新模式。
CS使指令译码器时低，禁用的COM
命令解码器高时。当指令译码器被禁用，
新的命令将被忽略，但以前的行动仍在继续。
锁存行地址在CK与正边沿
RAS低。让行存取&预充电。
锁存器地址栏上的CK与正边沿
CAS低。启用列的访问。
允许写操作和行预充电。
锁存来自中科院，我们开始积极的数据。
数据输入和输出都与DQS的两边缘同步。
的DQ
0
对于DQ
0
？ DQ
7,
的DQ
1
对于DQ
8
？ DQ
15,
的DQ
2
对于DQ
16
？ DQ
23,
的DQ
3
对于DQ
24
？ DQ
31.
数据掩码。数据在通过DM延迟= 0时，屏蔽DM高
在突发写入。 DM
0
对于DQ
0
？ DQ
7,
DM
1
对于DQ
8
？ DQ
15,
DM
2
为
DQ
16
？ DQ
23,
DM
3
对于DQ
24
？ DQ
31.
数据输入/输出复用在相同的针。
选择哪家银行是活跃。
行/列地址被复用在相同的针。
行地址： RA
0
RA
11
，列地址： CA
0
CA
7
， CA
9
列地址CA
8
用于自动预充电。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
参考电压输入端，用于SSTL接口。
该引脚被建议将左"No connection"设备上
必须连接低
CKE
输入
CS
输入
RAS
CAS
WE
输入
输入
输入
的DQ
0
DQS
3
输入/输出
DM
0
· DM
3
DQ
0
？ DQ
31
BA
0
， BA
1
A
0
~ A
11
V
DD
/V
SS
V
DDQ
/V
SSQ
V
REF
NC / RFU
MCL
输入
输入/输出
输入
输入
电源
电源
电源
无连接/
留作将来使用
必须连接低
* 1：用于差分时钟的定时基准点是CK和CK的交叉点。
对于使用单端时钟的任何应用程序，应用V
REF
以CK引脚。
- 5 -
1.0版（ 2004年3月）
K4D553238F-JC
256M GDDR SDRAM
2米x 32位×4银行图形双数据速率同步DRAM
用双向数据选通和DLL
特点
2.5V ±5％电源设备操作电源
用于I / O接口2.5V ±5 ％电源
SSTL_2兼容输入/输出
4银行操作
MRS循环地址重点项目
- 。读取延迟3,4（时钟）
- 。突发长度（2,4和8）
- 。突发类型（顺序&交错）
除了数据& DM所有输入进行采样，正
将系统时钟的边沿
差分时钟输入
无Wrtie -打断读取功能
4 DQS的（ 1DQS /字节）
数据I /数据选通信号的两边O事务
DLL对齐DQ和DQS转换与时钟转换
边沿对齐的数据&数据选通输出
中心对齐数据&数据选通输入
DM只写屏蔽
自动&自我刷新
32ms的刷新周期（ 4K周期）
144球FBGA
最大时钟频率高达350MHz的
最大数据传输率可达700Mbps /针
订购信息
产品型号
K4D553238F-JC2A
K4D553238F-JC33
K4D553238F-JC36
K4D553238F-JC40
K4D553238F-JC50
最大频率。
350MHz
300MHz
275MHz
250MHz
200MHz
最大数据速率
700Mbps/pin
600Mbps/pin
550Mbps/pin
500Mbps/pin
400Mbps/pin
SSTL_2
144球FBGA
接口
包
1. K4D553238F -EC是无铅封装部件号
2.对于K4D553238F - JC2A ， VDD & VDDQ = 2.8V + 0.1V
概述
FOR 2米x 32位×4行GDDR SDRAM
该K4D553238F是268435456位超同步数据速率动态随机存储器组织成4× 2,097,152字由
32位，制造与三星
’
s高性能CMOS技术。有数据选通同步功能可让
极高的性能高达2.8GB / S /芯片。 I / O事务处理可在时钟周期的两端。范围
的工作频率，可编程脉冲串长度和可编程延迟允许该设备可用于各种有用
高性能存储系统的应用程序。
- 3 -
1.0版（ 2004年3月）
K4D553238F-JC
输入/输出功能描述
符号
CK ， CK * 1
输入
TYPE
256M GDDR SDRAM
功能
差分系统时钟输入。
所有的输入被采样的时钟以外的上升沿
DQ
’
s和DM
’
看得太采样的DQS的两边。
激活CK信号为高电平时，并停用CK信号
当低。通过取消激活时钟， CKE低表明电源
断模式或自刷新模式。
CS使指令译码器时低，禁用的COM
命令解码器高时。当指令译码器被禁用，
新的命令将被忽略，但以前的行动仍在继续。
锁存行地址在CK与正边沿
RAS低。让行存取&预充电。
锁存器地址栏上的CK与正边沿
CAS低。启用列的访问。
允许写操作和行预充电。
锁存来自中科院，我们开始积极的数据。
数据输入和输出都与DQS的两边缘同步。
的DQ
0
对于DQ
0
？ DQ
7,
的DQ
1
对于DQ
8
？ DQ
15,
的DQ
2
对于DQ
16
？ DQ
23,
的DQ
3
对于DQ
24
？ DQ
31.
数据掩码。数据在通过DM延迟= 0时，屏蔽DM高
在突发写入。 DM
0
对于DQ
0
？ DQ
7,
DM
1
对于DQ
8
？ DQ
15,
DM
2
为
DQ
16
？ DQ
23,
DM
3
对于DQ
24
？ DQ
31.
数据输入/输出复用在相同的针。
选择哪家银行是活跃。
行/列地址被复用在相同的针。
行地址： RA
0
RA
11
，列地址： CA
0
CA
7
， CA
9
列地址CA
8
用于自动预充电。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
参考电压输入端，用于SSTL接口。
该引脚被建议将左"No connection"设备上
必须连接低
CKE
输入
CS
输入
RAS
CAS
WE
输入
输入
输入
的DQ
0
DQS
3
输入/输出
DM
0
· DM
3
DQ
0
？ DQ
31
BA
0
， BA
1
A
0
~ A
11
V
DD
/V
SS
V
DDQ
/V
SSQ
V
REF
NC / RFU
MCL
输入
输入/输出
输入
输入
电源
电源
电源
无连接/
留作将来使用
必须连接低
* 1：用于差分时钟的定时基准点是CK和CK的交叉点。
对于使用单端时钟的任何应用程序，应用V
REF
以CK引脚。
- 5 -
1.0版（ 2004年3月）
QQ：2880707522 复制
