【K4B1G04(08/16)46D1GB DDR3 SDRAM1GB D-死DDR3 SDRAM规格】,IC型号K4B1G1646D-HCF7,K4B1G1646D-HCF7 PDF资料,K4B1G1646D-HCF7经销商,ic,电子元器件-51电子网

K4B1G04(08/16)46D

1GB DDR3 SDRAM

1GB D-死DDR3 SDRAM规格

百分之八十二FBGA无铅&无卤

（符合RoHS ）

小心：

*本文件包含一些项目仍在于JEDEC讨论。

*因此，那些可以不基于JEDEC进步的预通知改变。

*它强烈建议不派规格没有三星的许可。

信息在本文档提供有关三星产品，

并受更改，恕不另行通知。本条中的任何文件应当

解释为授予任何许可，明示或暗示，被禁止的或其它 -

WISE ，在三星的产品知识产权的任何权利技

OGY 。所有信息在本文档提供作为"AS IS"无基础

担保或任何形式的担保。

1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。

2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途

应用产品故障可能导致人身或人身伤害，或任何军事或损失

国防应用，或任何政府采购到特殊条款或规定可能适用。

*三星电子保留随时更改产品或规格，恕不另行通知。

第60页1

修订版1.1 2008年8月

K4B1G04(08/16)46D

1GB DDR3 SDRAM

历史

- 首次发行

- 改变当前规范

- 修正错字

修订历史

调整

1.0

1.1

MONTH

三月

八月

YEAR

2008

第60页2

修订版1.1 2008年8月

K4B1G04(08/16)46D

1GB DDR3 SDRAM

1.0订购信息...................................................................................................................五

2.0主要特点................................................................................................................................五

3.0封装引脚/机械尺寸&地址.......................................... .................. 6

3.1 X4封装引脚（顶视图）： 82ball FBGA封装（ 78balls + 4球支持球）

..................... 6

3.2 X8封装引脚（顶视图）： 82ball FBGA封装（ 78balls + 4球支持球）

..................... 7

3.3 X16封装引脚（顶视图）： 100ball FBGA封装（ 96balls + 4球支持球）

................. 8

3.4 FBGA封装尺寸（ X4 / X8 ）

................................................................................................. 9

3.5 FBGA封装尺寸（ X16 ）

.................................................................................................. 10

4.0输入/输出功能描述............................................ ........................................... 11

5.0 DDR3 SDRAM地址........................................................................................................ 12

6.0绝对最大额定值...................................................................................................... 13

6.1绝对最大额定直流电压

................................................................................................... 13

6.2 DRAM元件工作温度范围

......................................................................... 13

7.0交流&直流工作条件............................................ .................................................. .. 13

7.1建议的直流工作条件（ SSTL_1.5 ）

...................................................................... 13

8.0交流&直流输入测量级别........................................... ............................................. 14

8.1交流和直流逻辑输入电平为单端信号

.................................................................. 14

8.2 V

REF

公差

........................................................................................................................ 15

8.3交流和直流逻辑输入电平为Ditterential信号

.................................................................... 16

8.3.1差分信号定义

................................................................................................ 16

8.3.2差分摆幅要求时钟（ CK - CK）和选通脉冲（ DQS - DQS ）

.............................. 16

差分信号8.3.3单端的要求

................................................................. 17

8.4差分输入交叉点电压

.......................................................................................... 18

8.5压摆率的定义为单端输入信号

...................................................................... 18

对于差分输入信号8.6压摆率的定义

........................................................................... 18

9.0交流和直流输出测量水平........................................... ....................................... 19

9.1单端交流和直流输出电平

....................................................................................... 19

9.2差分交流和直流输出电平

.......................................................................................... 19

9.3.Single端输出压摆率

................................................................................................... 19

9.4差分输出摆率

...................................................................................................... 20

9.5参考负载的AC时序和输出摆率

..................................................................... 20

9.6过冲/下冲规格

........................................................................................... 21

9.6.1地址和控制过冲和下冲规格

............................................. 21

9.6.2时钟，数据，选通和面具过冲和下冲规格

................................. 21

9.7 34欧姆输出驱动器的直流电气特性

....................................................................... 22

9.7.1输出驱动温度和电压灵敏度

................................................................. 23

9.8片上端接（ ODT）水平和IV特性

............................................................... 23

9.8.1 ODT DC电气特性

........................................................................................ 24

9.8.2 ODT温度和电压灵敏度

............................................................................. 25

9.9 ODT时序定义

.............................................................................................................. 26

9.9.1测试负载的ODT计时

................................................................................................. 26

9.9.2 ODT时序定义

........................................................................................................ 26

第60页3

修订版1.1 2008年8月

K4B1G04(08/16)46D

1GB DDR3 SDRAM

10.0独立同规格参数和测试条件........................................... ................... 29

10.1 IDD测量条件

................................................................................................... 29

10.2 IDD规格定义

.................................................................................................... 29

11.0 1GB DDR3 SDRAM D-模具IDD规格表........................................ ...................................... 38

12.0输入/输出电容....................................................................................................... 40

13.0电气特性和AC到DDR3-1600时序DDR3-800 .............................. 41

13.1时钟规格

................................................................................................................. 41

13.1.1定义为TCK （ AVG）

................................................................................................... 41

13.1.2定义为TCK （ABS ）

................................................................................................... 41

13.1.3定义为总胆固醇（ AVG）和TCL （ AVG）

................................................................................. 41

13.1.4定义的音符tJIT （元）， tJIT （元， LCK ）

..................................................................... 41

13.1.5定义为tJIT （CC ）， tJIT （CC ， LCK ）

.................................................................................... 41

13.1.6定义为TERR （ NPER ）

................................................................................................ 41

通过器件密度13.2刷新参数

...................................................................................... 42

13.3速箱和CL ， tRCD的，激进党，真相与和解委员会tRAS的相应斌

............................................ 42

13.3.1速度斌表的注意事项

................................................................................................... 44

由速度等级14.0时序参数............................................ .......................................... 45

14.1抖动注意事项

............................................................................................................................ 48

14.2时序参数说明

.......................................................................................................... 49

14.3地址/命令设置，保持和降额：

.......................................................................... 50

14.4数据建立，保持和压摆率降额：

................................................................................. 56

第60页4

修订版1.1 2008年8月

K4B1G04(08/16)46D

1.0订购信息

【表1】三星1GB DDR3 D-死订购信息表

组织

256Mx4

128Mx8

64Mx16

DDR3-800 （ 6-6-6 ）

K4B1G0446D-HCF7

K4B1G0846D-HCF7

K4B1G1646D-HCF7

DDR3-1066 （ 7-7-7 ）

K4B1G0446D-HCF8

K4B1G0846D-HCF8

K4B1G1646D-HCF8

DDR3-1333 （ 9-9-9 ）

K4B1G0446D-HCH9

K4B1G0846D-HCH9

K4B1G1646D-HCH9

1GB DDR3 SDRAM

DDR3-1600

待定

包

82 FBGA

100 FBGA

注意：

1.速度斌是为了CL- tRCD的-TRP的。

2. X4 / X8 / X16包 - 包括4支球

2.0主要特点

[表2]的1Gb DDR3的D型模具速箱

速度

TCK （分钟）

CAS延迟

的tRCD （MIN）

激进党（分钟）

tRAS的（分）

的tRC （分钟）

DDR3-800

6-6-6

2.5

37.5

52.5

DDR3-1066

7-7-7

1.875

13.125

37.5

50.625

DDR3-1333

9-9-9

1.5

13.5

49.5

DDR3-1600

待定

单位

NCK

JEDEC标准的1.5V ± 0.075V电源

DDQ

= 1.5V ± 0.075V

400 MHz的F

为800MB /秒/针， 533 F

为1066MB /秒/针，

667 F

为1333Mb /秒/针， 800MHz的F

为1600MB /秒/针

8银行

中科院发布

可编程CAS延迟（ CAS贴）： 6 ， 7 ， 8 ， 9 ， 10

可编程的附加延迟： 0 ， CL -2或CL- 1的时钟

可编程CAS延迟写入（CWL ） = 5 （ DDR3-800 ）， 6

（ DDR3-1066 ）， 7 （ DDR3-1333 ）和8 （ DDR3-1600 ）

8位预取

突发长度： 8 （交错，没有任何限制，顺序与出发

地址为“ 000”只）， 4 TCCD = 4不允许无缝

读或写[无论是在使用A12或MRS飞]

双向差分数据选通

内部（个体经营）校准：通过ZQ引脚内部自校准

（ RZQ ：240欧姆± 1％）的

片上终端使用ODT引脚

平均更新周期7.8us时于T低

例

85°C ，在3.9us

85°C <牛逼

例

< 95

°C

异步复位

封装： 82球FBGA - X4 / X8 （含4支球）

100球FBGA - X16 （与4支球）

所有无铅产品符合RoHS指令的

所有的产品都是无卤

1GB的DDR3 SDRAM D-模具的结构为32兆×4 I / OS X 8banks ，

的16Mbit ×8个I / O X 8banks或8Mbit的×16个I / O ×8银行设备。这种同步

异步的器件可实现高达高速双数据速率传输速率

为1600MB /秒/针（ DDR3-1600 ）一般应用。

该芯片的设计符合以下关键DDR3 SDRAM为特色的

Tures的，如贴CAS ，可编程CWL ，内部（自我）的校准

化，在使用ODT引脚和异步复位片内终结。

所有的控制和地址输入端的一对克斯特同步

应受供应差分时钟。输入被锁定在昼夜温差的交叉点

髓鞘时钟（ CK上升沿和CK下降）。所有的I / O与同步

对双向选通（DQS和DQS ）在源同步fash-

离子。地址总线用于传送行，列和行地址

在一个RAS / CAS复样式的信息。在DDR3器件工作

用单1.5V ± 0.075V电源和1.5V ± 0.075VV

DDQ

1GB的DDR3 D-模具设备处于82ball FBGAs （ X4 / X8）和可用

100ball FBGA （ X16 ）

注： 1，功能描述包含了时序规范

本数据手册对操作的DLL启用模式。

注：本数据手册是全DDR3规格的抽象，并不包括在“ DDR3 SDRAM器件的描述的共同特征

操作&时序图“ 。

第60页5

修订版1.1 2008年8月