IS61NP12832 IS61NP12836 IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
128K ×32 ， 128K ×36和256K ×18
管道“不等待”状态总线SRAM
ISSI
初步信息
2000年10月
特点
100 ％的总线利用率
没有之间的读取和写入的等待周期
内部自定时写周期
单个字节写入控制
单R / W （读/写）控制引脚
时钟控制，注册地址，
数据和控制
交错式或线性突发顺序控制
使用MODE输入
三芯片使简单的深度扩张
和地址流水线的TQFP
掉电模式
常见的数据输入和数据输出
CKE
引脚使能时钟和暂停操作
JEDEC 100引脚TQFP ， 119 PBGA封装
+ 3.3V单电源（ ± 5 ％ ）
NP版本： 3.3V的I / O电源电压
NLP版本： 2.5V的I / O电源电压
提供工业级温度
描述
4梅格“ NP ”系列产品功能的高速，
低功耗的同步静态RAM设计提供
一个破裂的，高性能的， “不等待”状态，设备
网络和通信的客户。他们是
32位， 131,072字组织为131,072字
36位和262,144字由18位，与制作
ISSI
先进的CMOS技术。
结合了“不等待”状态的功能，等待周期
淘汰时读取总线开关来写，或者
写阅读。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出
在一个单片电路。
所有同步输入通过寄存器控制
由一个正边沿触发的单时钟输入。操作
可以暂停所有的同步输入忽视
当时钟使能，
CKE
为HIGH 。在这种状态下，内部
器件将保持其先前的值。
所有的读，写和取消的周期由发起
ADV输入。当ADV是HIGH内部爆裂
计数器递增。新的外部地址可以是
加载时ADV低。
写周期是内部自定时的，由发起
并且当所述时钟输入的上升沿
WE
是低的。
单独的字节使能允许写入单个字节。
突发模式引脚（ MODE ）定义了一阵的顺序
序列。当为高电平时，交错突发序列
被选中。当连接到低电平，线性突发序列是
选择。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-150*
3.8
6.7
150
-133
4.2
7.5
133
-100
5
10
100
单位
ns
ns
兆赫
*仅适用于NP版本这个速度
本文件包含的初步信息数据。 ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供合适的
最好的产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 版权所有2000年，集成硅解决方案公司
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息
11/30/00
牧师00C
1
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
框图
ISSI
A [ 0:16 ]或
A [0:17]
地址
注册
A2 - A16和A2- A17
128Kx32 ; 128Kx36 ;
256Kx18
存储阵列
模式
A0-A1
BURST
地址
计数器
A'0-A'1
K
数据在
注册
CLK
CKE
控制
逻辑
K
写
地址
注册
写
地址
注册
K
数据在
注册
CE
CE2
CE2
ADV
WE
BW =
X
OE
ZZ
DQa0 - DQd7或DQa0 ， DQb8
DQPa - DQPd
32 ， 36或18的
控制
注册
}
控制
逻辑
K
产量
注册
卜FF器
（ X = A ，B，C ， d或一，二）
2
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
引脚配置
119引脚PBGA （顶视图）和100引脚TQFP
ISSI
A6
A7
CE
CE2
BWD
BWC
BWB
BWA
CE2
VCC
GND
CLK
WE
CKE
OE
ADV
NC
NC
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQc1
E
DQc2
F
VCCQ
G
DQc5
H
DQc7
J
VCCQ
K
DQd1
L
DQd4
M
VCCQ
N
DQd6
P
DQd8
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
NC
DQc3
DQc4
DQc6
DQc8
VCC
DQd2
DQd3
DQd5
DQd7
NC
A5
NC
NC
A4
A3
A2
GND
GND
GND
BWC
GND
NC
GND
BWD
GND
GND
GND
模式
A10
NC
NC
ADV
VCC
NC
CE
OE
NC
WE
VCC
CLK
NC
CKE
A1
A0
VCC
A11
NC
A8
A9
A12
GND
GND
GND
BWB
GND
NC
GND
BWA
GND
GND
GND
VCC
A14
NC
A16
CE2
A15
NC
DQb6
DQb5
DQb4
DQb2
VCC
DQa7
DQa5
DQa4
DQa3
NC
A13
NC
NC
VCCQ
NC
NC
DQb8
DQb7
VCCQ
DQb3
DQb1
VCCQ
DQa8
DQa6
VCCQ
DQa2
DQa1
NC
ZZ
VCCQ
NC
DQc1
DQc2
VCCQ
GND
DQc3
DQc4
DQc5
DQc6
GND
VCCQ
DQc7
DQc8
VCC
VCC
VCC
GND
DQd1
DQd2
VCCQ
GND
DQd3
DQd4
DQd5
DQd6
GND
VCCQ
DQd7
DQd8
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
NC
DQb8
DQb7
VCCQ
GND
DQb6
DQb5
DQb4
DQb3
GND
VCCQ
DQb2
DQb1
GND
VCC
VCC
ZZ
DQa8
DQa7
VCCQ
GND
DQa6
DQa5
DQa4
DQa3
GND
VCCQ
DQa2
DQa1
NC
128K ×32
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步突发地址进展
同步字节写使能
写使能
时钟使能
CE， CE2 ，
CE2同步芯片使能
OE
DQA - DQD
模式
V
CC
GND
V
CCQ
ZZ
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
A2-A16
CLK
ADV
BWA - BWD
WE
CKE
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
3
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
引脚配置
119引脚PBGA （顶视图）和100引脚TQFP
ISSI
A6
A7
CE
CE2
BWD
BWC
BWB
BWA
CE2
VCC
GND
CLK
WE
CKE
OE
ADV
NC
NC
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQc1
E
DQc2
F
VCCQ
G
DQc5
H
DQc7
J
VCCQ
K
DQd1
L
DQd4
M
VCCQ
N
DQd6
P
DQd8
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
DQPc
DQc3
DQc4
DQc6
DQc8
VCC
DQd2
DQd3
DQd5
DQd7
DQPd
A5
NC
NC
A4
A3
A2
GND
GND
GND
BWC
GND
NC
GND
BWD
GND
GND
GND
模式
A10
NC
NC
ADV
VCC
NC
CE
OE
NC
WE
VCC
CLK
NC
CKE
A1
A0
VCC
A11
NC
A8
A9
A12
GND
GND
GND
BWB
GND
NC
GND
BWA
GND
GND
GND
VCC
A14
NC
A16
CE2
A15
DQPb
DQb6
DQb5
DQb4
DQb2
VCC
DQa7
DQa5
DQa4
DQa3
DQPa
A13
NC
NC
VCCQ
NC
NC
DQb8
DQb7
VCCQ
DQb3
DQb1
VCCQ
DQa8
DQa6
VCCQ
DQa2
DQa1
NC
ZZ
VCCQ
DQPc
DQc1
DQc2
VCCQ
GND
DQc3
DQc4
DQc5
DQc6
GND
VCCQ
DQc7
DQc8
VCC
VCC
VCC
GND
DQd1
DQd2
VCCQ
GND
DQd3
DQd4
DQd5
DQd6
GND
VCCQ
DQd7
DQd8
DQPd
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
DQPb
DQb8
DQb7
VCCQ
GND
DQb6
DQb5
DQb4
DQb3
GND
VCCQ
DQb2
DQb1
GND
VCC
VCC
ZZ
DQa8
DQa7
VCCQ
GND
DQa6
DQa5
DQa4
DQa3
GND
VCCQ
DQa2
DQa1
DQPa
128K X 36
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步突发地址进展
同步字节写使能
写使能
CKE
OE
DQA - DQD
模式
V
CC
GND
V
CCQ
ZZ
DQPa - DQPd
时钟使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
奇偶校验数据的I / O
CE， CE2 ，
CE2同步芯片使能
A2-A16
CLK
ADV
BWA - BWD
WE
4
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
引脚配置
119引脚PBGA （顶视图）和100引脚TQFP
ISSI
A6
A7
CE
CE2
NC
NC
BWB
BWA
CE2
VCC
GND
CLK
WE
CKE
OE
ADV
NC
NC
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQ9
E
NC
F
VCCQ
G
NC
H
DQ12
J
VCCQ
K
NC
L
DQ14
M
VCCQ
N
DQ16
P
NC
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
NC
DQ10
NC
DQ11
NC
VCC
DQ13
NC
DQ15
NC
DQP2
A5
A10
NC
A4
A3
A2
GND
GND
GND
BWB
GND
NC
GND
NC
GND
GND
GND
模式
A11
NC
NC
ADV
VCC
NC
CE
OE
A17
WE
VCC
CLK
NC
CKE
A1
A0
VCC
NC
NC
A8
A9
A12
GND
GND
GND
NC
GND
NC
GND
BWA
GND
GND
GND
VCC
A14
NC
A16
CE2
A15
DQP1
NC
DQ7
NC
DQ5
VCC
NC
DQ3
NC
DQ2
NC
A13
NC
NC
VCCQ
NC
NC
NC
DQ8
VCCQ
DQ6
NC
VCCQ
DQ4
NC
VCCQ
NC
DQ1
NC
ZZ
VCCQ
NC
NC
NC
VCCQ
GND
NC
NC
DQ9
DQ10
GND
VCCQ
DQ11
DQ12
VCC
VCC
VCC
GND
DQ13
DQ14
VCCQ
GND
DQ15
DQ16
DQP2
NC
GND
VCCQ
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A10
NC
NC
VCCQ
GND
NC
DQP1
DQ8
DQ7
GND
VCCQ
DQ6
DQ5
GND
VCC
VCC
ZZ
DQ4
DQ3
VCCQ
GND
DQ2
DQ1
NC
NC
GND
VCCQ
NC
NC
NC
256K ×18
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步突发地址进展
同步字节写使能
写使能
时钟使能
CE，
CE2,
CE2
同步芯片使能
OE
DQ1-DQ16
模式
V
CC
GND
V
CCQ
ZZ
DQP1-DQP2
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
奇偶校验数据的I / O DQP1是奇偶校验
DQ1-8 ; DQP2是奇偶校验DQ9-16
A2-A17
CLK
ADV
BWA - BWB
WE
CKE
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A11
A12
A13
A14
A15
A16
A17
5
IS61NP12832 IS61NP12836 IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
128K ×32 ， 128K ×36和256K ×18
管道“不等待”状态总线SRAM
ISSI
初步信息
2000年10月
特点
100 ％的总线利用率
没有之间的读取和写入的等待周期
内部自定时写周期
单个字节写入控制
单R / W （读/写）控制引脚
时钟控制，注册地址，
数据和控制
交错式或线性突发顺序控制
使用MODE输入
三芯片使简单的深度扩张
和地址流水线的TQFP
掉电模式
常见的数据输入和数据输出
CKE
引脚使能时钟和暂停操作
JEDEC 100引脚TQFP ， 119 PBGA封装
+ 3.3V单电源（ ± 5 ％ ）
NP版本： 3.3V的I / O电源电压
NLP版本： 2.5V的I / O电源电压
提供工业级温度
描述
4梅格“ NP ”系列产品功能的高速，
低功耗的同步静态RAM设计提供
一个破裂的，高性能的， “不等待”状态，设备
网络和通信的客户。他们是
32位， 131,072字组织为131,072字
36位和262,144字由18位，与制作
ISSI
先进的CMOS技术。
结合了“不等待”状态的功能，等待周期
淘汰时读取总线开关来写，或者
写阅读。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出
在一个单片电路。
所有同步输入通过寄存器控制
由一个正边沿触发的单时钟输入。操作
可以暂停所有的同步输入忽视
当时钟使能，
CKE
为HIGH 。在这种状态下，内部
器件将保持其先前的值。
所有的读，写和取消的周期由发起
ADV输入。当ADV是HIGH内部爆裂
计数器递增。新的外部地址可以是
加载时ADV低。
写周期是内部自定时的，由发起
并且当所述时钟输入的上升沿
WE
是低的。
单独的字节使能允许写入单个字节。
突发模式引脚（ MODE ）定义了一阵的顺序
序列。当为高电平时，交错突发序列
被选中。当连接到低电平，线性突发序列是
选择。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-150*
3.8
6.7
150
-133
4.2
7.5
133
-100
5
10
100
单位
ns
ns
兆赫
*仅适用于NP版本这个速度
本文件包含的初步信息数据。 ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供合适的
最好的产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 版权所有2000年，集成硅解决方案公司
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息
11/30/00
牧师00C
1
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
框图
ISSI
A [ 0:16 ]或
A [0:17]
地址
注册
A2 - A16和A2- A17
128Kx32 ; 128Kx36 ;
256Kx18
存储阵列
模式
A0-A1
BURST
地址
计数器
A'0-A'1
K
数据在
注册
CLK
CKE
控制
逻辑
K
写
地址
注册
写
地址
注册
K
数据在
注册
CE
CE2
CE2
ADV
WE
BW =
X
OE
ZZ
DQa0 - DQd7或DQa0 ， DQb8
DQPa - DQPd
32 ， 36或18的
控制
注册
}
控制
逻辑
K
产量
注册
卜FF器
（ X = A ，B，C ， d或一，二）
2
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
引脚配置
119引脚PBGA （顶视图）和100引脚TQFP
ISSI
A6
A7
CE
CE2
BWD
BWC
BWB
BWA
CE2
VCC
GND
CLK
WE
CKE
OE
ADV
NC
NC
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQc1
E
DQc2
F
VCCQ
G
DQc5
H
DQc7
J
VCCQ
K
DQd1
L
DQd4
M
VCCQ
N
DQd6
P
DQd8
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
NC
DQc3
DQc4
DQc6
DQc8
VCC
DQd2
DQd3
DQd5
DQd7
NC
A5
NC
NC
A4
A3
A2
GND
GND
GND
BWC
GND
NC
GND
BWD
GND
GND
GND
模式
A10
NC
NC
ADV
VCC
NC
CE
OE
NC
WE
VCC
CLK
NC
CKE
A1
A0
VCC
A11
NC
A8
A9
A12
GND
GND
GND
BWB
GND
NC
GND
BWA
GND
GND
GND
VCC
A14
NC
A16
CE2
A15
NC
DQb6
DQb5
DQb4
DQb2
VCC
DQa7
DQa5
DQa4
DQa3
NC
A13
NC
NC
VCCQ
NC
NC
DQb8
DQb7
VCCQ
DQb3
DQb1
VCCQ
DQa8
DQa6
VCCQ
DQa2
DQa1
NC
ZZ
VCCQ
NC
DQc1
DQc2
VCCQ
GND
DQc3
DQc4
DQc5
DQc6
GND
VCCQ
DQc7
DQc8
VCC
VCC
VCC
GND
DQd1
DQd2
VCCQ
GND
DQd3
DQd4
DQd5
DQd6
GND
VCCQ
DQd7
DQd8
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
NC
DQb8
DQb7
VCCQ
GND
DQb6
DQb5
DQb4
DQb3
GND
VCCQ
DQb2
DQb1
GND
VCC
VCC
ZZ
DQa8
DQa7
VCCQ
GND
DQa6
DQa5
DQa4
DQa3
GND
VCCQ
DQa2
DQa1
NC
128K ×32
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步突发地址进展
同步字节写使能
写使能
时钟使能
CE， CE2 ，
CE2同步芯片使能
OE
DQA - DQD
模式
V
CC
GND
V
CCQ
ZZ
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
A2-A16
CLK
ADV
BWA - BWD
WE
CKE
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
3
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
引脚配置
119引脚PBGA （顶视图）和100引脚TQFP
ISSI
A6
A7
CE
CE2
BWD
BWC
BWB
BWA
CE2
VCC
GND
CLK
WE
CKE
OE
ADV
NC
NC
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQc1
E
DQc2
F
VCCQ
G
DQc5
H
DQc7
J
VCCQ
K
DQd1
L
DQd4
M
VCCQ
N
DQd6
P
DQd8
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
DQPc
DQc3
DQc4
DQc6
DQc8
VCC
DQd2
DQd3
DQd5
DQd7
DQPd
A5
NC
NC
A4
A3
A2
GND
GND
GND
BWC
GND
NC
GND
BWD
GND
GND
GND
模式
A10
NC
NC
ADV
VCC
NC
CE
OE
NC
WE
VCC
CLK
NC
CKE
A1
A0
VCC
A11
NC
A8
A9
A12
GND
GND
GND
BWB
GND
NC
GND
BWA
GND
GND
GND
VCC
A14
NC
A16
CE2
A15
DQPb
DQb6
DQb5
DQb4
DQb2
VCC
DQa7
DQa5
DQa4
DQa3
DQPa
A13
NC
NC
VCCQ
NC
NC
DQb8
DQb7
VCCQ
DQb3
DQb1
VCCQ
DQa8
DQa6
VCCQ
DQa2
DQa1
NC
ZZ
VCCQ
DQPc
DQc1
DQc2
VCCQ
GND
DQc3
DQc4
DQc5
DQc6
GND
VCCQ
DQc7
DQc8
VCC
VCC
VCC
GND
DQd1
DQd2
VCCQ
GND
DQd3
DQd4
DQd5
DQd6
GND
VCCQ
DQd7
DQd8
DQPd
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
DQPb
DQb8
DQb7
VCCQ
GND
DQb6
DQb5
DQb4
DQb3
GND
VCCQ
DQb2
DQb1
GND
VCC
VCC
ZZ
DQa8
DQa7
VCCQ
GND
DQa6
DQa5
DQa4
DQa3
GND
VCCQ
DQa2
DQa1
DQPa
128K X 36
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步突发地址进展
同步字节写使能
写使能
CKE
OE
DQA - DQD
模式
V
CC
GND
V
CCQ
ZZ
DQPa - DQPd
时钟使能
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
奇偶校验数据的I / O
CE， CE2 ，
CE2同步芯片使能
A2-A16
CLK
ADV
BWA - BWD
WE
4
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
A15
A16
IS61NP12832
IS61NP12836
IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
引脚配置
119引脚PBGA （顶视图）和100引脚TQFP
ISSI
A6
A7
CE
CE2
NC
NC
BWB
BWA
CE2
VCC
GND
CLK
WE
CKE
OE
ADV
NC
NC
A8
A9
1
A
VCCQ
B
NC
C
NC
D
DQ9
E
NC
F
VCCQ
G
NC
H
DQ12
J
VCCQ
K
NC
L
DQ14
M
VCCQ
N
DQ16
P
NC
R
NC
T
NC
U
VCCQ
2
3
4
5
6
7
A6
CE2
A7
NC
DQ10
NC
DQ11
NC
VCC
DQ13
NC
DQ15
NC
DQP2
A5
A10
NC
A4
A3
A2
GND
GND
GND
BWB
GND
NC
GND
NC
GND
GND
GND
模式
A11
NC
NC
ADV
VCC
NC
CE
OE
A17
WE
VCC
CLK
NC
CKE
A1
A0
VCC
NC
NC
A8
A9
A12
GND
GND
GND
NC
GND
NC
GND
BWA
GND
GND
GND
VCC
A14
NC
A16
CE2
A15
DQP1
NC
DQ7
NC
DQ5
VCC
NC
DQ3
NC
DQ2
NC
A13
NC
NC
VCCQ
NC
NC
NC
DQ8
VCCQ
DQ6
NC
VCCQ
DQ4
NC
VCCQ
NC
DQ1
NC
ZZ
VCCQ
NC
NC
NC
VCCQ
GND
NC
NC
DQ9
DQ10
GND
VCCQ
DQ11
DQ12
VCC
VCC
VCC
GND
DQ13
DQ14
VCCQ
GND
DQ15
DQ16
DQP2
NC
GND
VCCQ
NC
NC
NC
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
80
1
79
2
78
3
77
4
76
5
75
6
74
7
73
8
72
9
71
10
70
11
69
12
68
13
67
14
66
15
65
16
64
17
63
18
62
19
61
20
60
21
59
22
58
23
57
24
56
25
55
26
54
27
53
28
52
29
51
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A10
NC
NC
VCCQ
GND
NC
DQP1
DQ8
DQ7
GND
VCCQ
DQ6
DQ5
GND
VCC
VCC
ZZ
DQ4
DQ3
VCCQ
GND
DQ2
DQ1
NC
NC
GND
VCCQ
NC
NC
NC
256K ×18
引脚说明
A0, A1
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步地址输入
同步时钟
同步突发地址进展
同步字节写使能
写使能
时钟使能
CE，
CE2,
CE2
同步芯片使能
OE
DQ1-DQ16
模式
V
CC
GND
V
CCQ
ZZ
DQP1-DQP2
OUTPUT ENABLE
同步数据的输入/输出
突发序列模式选择
+ 3.3V电源
地
隔离输出缓冲器电源： + 3.3V / 2.5V
贪睡启用
奇偶校验数据的I / O DQP1是奇偶校验
DQ1-8 ; DQP2是奇偶校验DQ9-16
A2-A17
CLK
ADV
BWA - BWB
WE
CKE
集成的芯片解决方案，公司 - 1-800-379-4774
初步信息牧师00C
11/30/00
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A11
A12
A13
A14
A15
A16
A17
5
QQ：2880707522 复制
