IS61LV632A
32K ×32的同步快速静态RAM
特点
快速存取时间：
- 4 NS- 125 MHz的; 5 NS- 100 MHz的;
6 NS- 83 MHz的; 7 NS- 75 MHz的; 8 NS- 66 MHz的
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
奔腾或线性突发序列控制
使用MODE输入
三个芯片使简单的深度扩张
和地址流水线
常见的数据输入和数据输出
通过ZZ输入断电控制
JEDEC 100引脚TQFP和PQFP封装
3.3V Vcc和2.5V V
CCQ
对于2.5V的I / O
两个时钟使能和一个时钟禁用
消除多个银行总线争用。
在上电时控制引脚模式：
- 模式的交错突发模式
- ZZ在正常操作模式
这些控制引脚可以连接到GND
Q
或V
CCQ
改变自己的电状态
ISSI
2001年4月
描述
该
ISSI
IS61LV632A是一种高速，低功耗的同步的
知性静态RAM设计为提供一个可破裂的，高
性能，为的i486 ，奔腾二级缓存，
680X0 和PowerPC 微处理器。它的组织结构
为32,768字由32位，与制作
ISSI
先进
CMOS技术。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出到
一个单片电路。所有同步输入通过
由一个正边沿触发的单时钟控制寄存器
输入。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从1到
4个字节宽的写控制输入作为控制。
单独的字节使能允许写入单个字节。
BW1
控制DQ1 - DQ8 ，
BW2
控制DQ9 - DQ16 ，
BW3
控制DQ17 - DQ24 ，
BW4
控制DQ25 - DQ32 ，空调
by
BWE
为低。一个低电平
GW
输入将使所有字节
被写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）输入
销。随后的脉冲串地址可以产生互
应受由IS61LV632A和由受控
ADV
（突发
地址提前）输入引脚。
异步信号包括输出使能（OE ） ，休眠模式
输入（ZZ ） ，时钟（CLK）和突发模式输入（模式） 。一个高
输入的ZZ引脚放SRAM在掉电状态。
当ZZ被拉低（或无连接） ，则通常SRAM
之后的唤醒阶段的三个循环运行。一个低电平
输入，即，接地
Q
， MODE引脚上选择线性突发。 A V
CCQ
（或无连接） MODE引脚选择交错突发。
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
1
IS61LV632A
框图
模式
Q0
A0'
ISSI
CLK
A0
CLK
二进制
计数器
ADV
ADSC
ADSP
CE
CLR
Q1
A1'
A1
32K ×32
内存
ARRAY
13
15
A14-A0
15
D
Q
地址
注册
CE
CLK
32
32
GW
BWE
BW4
D
Q
DQ32-DQ25
字节写
注册
CLK
D
BW3
Q
DQ24-DQ17
字节写
注册
CLK
D
BW2
Q
DQ16-DQ9
字节写
注册
CLK
D
BW1
Q
DQ8-DQ1
字节写
注册
CLK
CE1
CE2
CE3
D
Q
4
启用
注册
CE
CLK
输入
注册
CLK
产量
注册
CLK
OE
32
DATA [ 32 ：1]
D
Q
启用
延迟
注册
CLK
OE
2
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
IS61LV632A
引脚配置
100引脚TQFP和PQFP （顶视图）
A6
A7
CE1
CE2
BW4
BW3
BW2
BW1
CE3
VCC
GND
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
ISSI
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
NC
DQ17
DQ18
VCCQ
GNDQ
DQ19
DQ20
DQ21
DQ22
GNDQ
VCCQ
DQ23
DQ24
NC
VCC
NC
GND
DQ25
DQ26
VCCQ
GNDQ
DQ27
DQ28
DQ29
DQ30
GNDQ
VCCQ
DQ31
DQ32
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
DQ16
DQ15
VCCQ
GNDQ
DQ14
DQ13
DQ12
DQ11
GNDQ
VCCQ
DQ10
DQ9
GND
NC
VCC
ZZ
DQ8
DQ7
VCCQ
GNDQ
DQ6
DQ5
DQ4
DQ3
GNDQ
VCCQ
DQ2
DQ1
NC
引脚说明
A0-A14
CLK
ADSP
ADSC
ADV
BW1-BW4
BWE
GW
CE1,
CE2,
CE3
地址输入
时钟
处理器地址状态
控制器地址状态
突发地址进展
同步字节写使能
字节写使能
全局写使能
同步芯片使能
GND
Q
OE
DQ1-DQ32
ZZ
模式
V
CC
GND
V
CCQ
OUTPUT ENABLE
数据输入/输出
睡眠模式
突发序列模式
+ 3.3V电源
地
隔离输出缓冲器供应：
+2.5V
隔离输出缓冲地
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
NC
NC
3
IS61LV632A
真值表
手术
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址
二手
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE1
H
L
L
L
L
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CE2
X
L
X
L
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
CE3
X
X
H
X
H
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
ADSP ADSC
X
L
L
H
H
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
L
X
X
L
L
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
写
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
ISSI
OE
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
Q
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
注意事项：
1.除非所有输入
OE
必须满足建立和保持时间的时钟（ CLK ）的低到高的转变。
2.等待状态，暂停爆裂插入。
3， X表示不关心。
写= L
是指任何一个或多个字节的写使能信号（ BW1 - BW4 ）和
BWE
不足或
GW
是低的。
写= H
意味着所有的字节写使能信号为高。
4.下列读操作写操作，
OE
输入数据所需的建立时间和保持高电平之前，必须为高电平
整个输入数据保持时间。
5.
ADSP
LOW总是在启动时钟的由低到高边缘的内部读。进行写操作，通过设置一个或多个执行
字节写使能信号，
BWE
或低
GW
低为时钟的后续L-H边缘。
部分真理表
功能
读
读
写字节1
写的所有字节
写的所有字节
GW
H
H
H
X
L
BWE
H
X
L
L
X
BW1
X
H
L
L
X
BW2
X
H
H
L
X
BW3
X
H
H
L
X
BW4
X
H
H
L
X
4
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
IS61LV632A
交错突发地址表（ MODE = V
CCQ
或无连接）
外部地址
A1 A0
00
01
10
11
第一个突发地址
A1 A0
01
00
11
10
第二届突发地址
A1 A0
10
11
00
01
第三突发地址
A1 A0
11
10
01
00
ISSI
线性突发地址表（ MODE = GND
Q
)
0,0
A1', A0' = 1,1
0,1
1,0
绝对最大额定值
(1)
符号
T
BIAS
T
英镑
P
D
I
OUT
V
IN
, V
OUT
V
IN
参数
在偏置温度
储存温度
功耗
输出电流（每个I / O）
电压相对于GND为I / O引脚
电压相对于GND为
对于地址和控制输入
价值
单位
-10至+85
°C
-55到+150
°C
1.8
W
100
mA
-0.5到V
CCQ
+ 0.3
V
-0.5到4.6
V
注意事项：
1.应力超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能操作
器件在这些或以上的任何其他条件的业务部门所标明
本规范是不是暗示。暴露在绝对最大额定值条件下工作
期间可能会影响其可靠性。
2.此设备包含迂曲，以防止损伤的投入，由于高静电压
或电场;然而，注意事项，可能要注意避免施加任何电压的高
超过最大额定电压，这个高阻抗电路。
3.该设备包含电路，这将确保在输出设备中高Z在加电时。
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
5
IS61LV632A
32K ×32的同步快速静态RAM
特点
快速存取时间：
- 4 NS- 125 MHz的; 5 NS- 100 MHz的;
6 NS- 83 MHz的; 7 NS- 75 MHz的; 8 NS- 66 MHz的
内部自定时写周期
单个字节写入控制和全局写
时钟控制，注册地址，数据和
控制
奔腾或线性突发序列控制
使用MODE输入
三个芯片使简单的深度扩张
和地址流水线
常见的数据输入和数据输出
通过ZZ输入断电控制
JEDEC 100引脚TQFP和PQFP封装
3.3V Vcc和2.5V V
CCQ
对于2.5V的I / O
两个时钟使能和一个时钟禁用
消除多个银行总线争用。
在上电时控制引脚模式：
- 模式的交错突发模式
- ZZ在正常操作模式
这些控制引脚可以连接到GND
Q
或V
CCQ
改变自己的电状态
ISSI
2001年4月
描述
该
ISSI
IS61LV632A是一种高速，低功耗的同步的
知性静态RAM设计为提供一个可破裂的，高
性能，为的i486 ，奔腾二级缓存，
680X0 和PowerPC 微处理器。它的组织结构
为32,768字由32位，与制作
ISSI
先进
CMOS技术。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出到
一个单片电路。所有同步输入通过
由一个正边沿触发的单时钟控制寄存器
输入。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从1到
4个字节宽的写控制输入作为控制。
单独的字节使能允许写入单个字节。
BW1
控制DQ1 - DQ8 ，
BW2
控制DQ9 - DQ16 ，
BW3
控制DQ17 - DQ24 ，
BW4
控制DQ25 - DQ32 ，空调
by
BWE
为低。一个低电平
GW
输入将使所有字节
被写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）输入
销。随后的脉冲串地址可以产生互
应受由IS61LV632A和由受控
ADV
（突发
地址提前）输入引脚。
异步信号包括输出使能（OE ） ，休眠模式
输入（ZZ ） ，时钟（CLK）和突发模式输入（模式） 。一个高
输入的ZZ引脚放SRAM在掉电状态。
当ZZ被拉低（或无连接） ，则通常SRAM
之后的唤醒阶段的三个循环运行。一个低电平
输入，即，接地
Q
， MODE引脚上选择线性突发。 A V
CCQ
（或无连接） MODE引脚选择交错突发。
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们假设任何不承担责任
它可能出现在本出版物中的错误。 版权所有2001年，集成的芯片解决方案，公司
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
1
IS61LV632A
框图
模式
Q0
A0'
ISSI
CLK
A0
CLK
二进制
计数器
ADV
ADSC
ADSP
CE
CLR
Q1
A1'
A1
32K ×32
内存
ARRAY
13
15
A14-A0
15
D
Q
地址
注册
CE
CLK
32
32
GW
BWE
BW4
D
Q
DQ32-DQ25
字节写
注册
CLK
D
BW3
Q
DQ24-DQ17
字节写
注册
CLK
D
BW2
Q
DQ16-DQ9
字节写
注册
CLK
D
BW1
Q
DQ8-DQ1
字节写
注册
CLK
CE1
CE2
CE3
D
Q
4
启用
注册
CE
CLK
输入
注册
CLK
产量
注册
CLK
OE
32
DATA [ 32 ：1]
D
Q
启用
延迟
注册
CLK
OE
2
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
IS61LV632A
引脚配置
100引脚TQFP和PQFP （顶视图）
A6
A7
CE1
CE2
BW4
BW3
BW2
BW1
CE3
VCC
GND
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A8
A9
ISSI
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
NC
DQ17
DQ18
VCCQ
GNDQ
DQ19
DQ20
DQ21
DQ22
GNDQ
VCCQ
DQ23
DQ24
NC
VCC
NC
GND
DQ25
DQ26
VCCQ
GNDQ
DQ27
DQ28
DQ29
DQ30
GNDQ
VCCQ
DQ31
DQ32
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
NC
DQ16
DQ15
VCCQ
GNDQ
DQ14
DQ13
DQ12
DQ11
GNDQ
VCCQ
DQ10
DQ9
GND
NC
VCC
ZZ
DQ8
DQ7
VCCQ
GNDQ
DQ6
DQ5
DQ4
DQ3
GNDQ
VCCQ
DQ2
DQ1
NC
引脚说明
A0-A14
CLK
ADSP
ADSC
ADV
BW1-BW4
BWE
GW
CE1,
CE2,
CE3
地址输入
时钟
处理器地址状态
控制器地址状态
突发地址进展
同步字节写使能
字节写使能
全局写使能
同步芯片使能
GND
Q
OE
DQ1-DQ32
ZZ
模式
V
CC
GND
V
CCQ
OUTPUT ENABLE
数据输入/输出
睡眠模式
突发序列模式
+ 3.3V电源
地
隔离输出缓冲器供应：
+2.5V
隔离输出缓冲地
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
模式
A5
A4
A3
A2
A1
A0
NC
NC
GND
VCC
NC
NC
A10
A11
A12
A13
A14
NC
NC
3
IS61LV632A
真值表
手术
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
取消选择，掉电
读周期，开始突发
读周期，开始突发
写周期，开始突发
读周期，开始突发
读周期，开始突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
读周期，继续突发
写周期，继续突发
写周期，继续突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
读周期，暂停突发
写周期，暂停突发
写周期，暂停突发
地址
二手
无
无
无
无
无
外
外
外
外
外
NEXT
NEXT
NEXT
NEXT
NEXT
NEXT
当前
当前
当前
当前
当前
当前
CE1
H
L
L
L
L
L
L
L
L
L
X
X
H
H
X
H
X
X
H
H
X
H
CE2
X
L
X
L
X
H
H
H
H
H
X
X
X
X
X
X
X
X
X
X
X
X
CE3
X
X
H
X
H
L
L
L
L
L
X
X
X
X
X
X
X
X
X
X
X
X
ADSP ADSC
X
L
L
H
H
L
L
H
H
H
H
H
X
X
H
X
H
H
X
X
H
X
L
X
X
L
L
X
X
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
ADV
X
X
X
X
X
X
X
X
X
X
L
L
L
L
L
L
H
H
H
H
H
H
写
X
X
X
X
X
X
X
L
H
H
H
H
H
H
L
L
H
H
H
H
L
L
ISSI
OE
X
X
X
X
X
L
H
X
L
H
L
H
L
H
X
X
L
H
L
H
X
X
DQ
高-Z
高-Z
高-Z
高-Z
高-Z
Q
高-Z
D
Q
高-Z
Q
高-Z
Q
高-Z
D
D
Q
高-Z
Q
高-Z
D
D
注意事项：
1.除非所有输入
OE
必须满足建立和保持时间的时钟（ CLK ）的低到高的转变。
2.等待状态，暂停爆裂插入。
3， X表示不关心。
写= L
是指任何一个或多个字节的写使能信号（ BW1 - BW4 ）和
BWE
不足或
GW
是低的。
写= H
意味着所有的字节写使能信号为高。
4.下列读操作写操作，
OE
输入数据所需的建立时间和保持高电平之前，必须为高电平
整个输入数据保持时间。
5.
ADSP
LOW总是在启动时钟的由低到高边缘的内部读。进行写操作，通过设置一个或多个执行
字节写使能信号，
BWE
或低
GW
低为时钟的后续L-H边缘。
部分真理表
功能
读
读
写字节1
写的所有字节
写的所有字节
GW
H
H
H
X
L
BWE
H
X
L
L
X
BW1
X
H
L
L
X
BW2
X
H
H
L
X
BW3
X
H
H
L
X
BW4
X
H
H
L
X
4
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
IS61LV632A
交错突发地址表（ MODE = V
CCQ
或无连接）
外部地址
A1 A0
00
01
10
11
第一个突发地址
A1 A0
01
00
11
10
第二届突发地址
A1 A0
10
11
00
01
第三突发地址
A1 A0
11
10
01
00
ISSI
线性突发地址表（ MODE = GND
Q
)
0,0
A1', A0' = 1,1
0,1
1,0
绝对最大额定值
(1)
符号
T
BIAS
T
英镑
P
D
I
OUT
V
IN
, V
OUT
V
IN
参数
在偏置温度
储存温度
功耗
输出电流（每个I / O）
电压相对于GND为I / O引脚
电压相对于GND为
对于地址和控制输入
价值
单位
-10至+85
°C
-55到+150
°C
1.8
W
100
mA
-0.5到V
CCQ
+ 0.3
V
-0.5到4.6
V
注意事项：
1.应力超过绝对最大额定值可能会导致
永久损坏设备。这是一个额定值只和功能操作
器件在这些或以上的任何其他条件的业务部门所标明
本规范是不是暗示。暴露在绝对最大额定值条件下工作
期间可能会影响其可靠性。
2.此设备包含迂曲，以防止损伤的投入，由于高静电压
或电场;然而，注意事项，可能要注意避免施加任何电压的高
超过最大额定电压，这个高阻抗电路。
3.该设备包含电路，这将确保在输出设备中高Z在加电时。
集成的芯片解决方案，公司 - 1-800-379-4774
REV 。一
04/17/01
5
QQ：2880707522 复制
