IS42S32400D
4Meg ×32
128兆位同步DRAM
2009年3月
特点
时钟频率： 166 ， 143 ， 125 ， 100 MHz的
完全同步;引用到的所有信号
时钟上升沿
隐藏行存取/预充电银行内部
电源
IS42S32400D
LVTTL接口
可编程突发长度
- （ 1，2， 4，8，全页）
可编程突发序列：
顺序/交错
自动刷新（ CBR ）
自刷新可编程刷新周期
4096刷新周期每64毫秒
随机列地址每个时钟周期
可编程
CAS
延迟（2,3时钟）
突发读取/写入和突发读/写单
作战能力
突发终止突发停止和预充电
命令
可在工业级温度
提供86引脚TSOP -II和90球FBGA
提供无铅
V
DDQ
V
DD
3.3V 3.3V
概观
ISSI
的128Mb的同步DRAM实现高速
采用流水线结构的数据传输。所有的输入和
输出信号的参考时钟的上升沿
input.The 128Mb的SDRAM组织在1MEG ×32位×4
银行。
关键时序参数
参数
CLK周期时间
CAS
延时= 3
CAS
延时= 2
CLK频率
CAS
延时= 3
CAS
延时= 2
从时钟存取时间
CAS
延时= 3
CAS
延时= 2
-6
6
8
166
125
5.4
6.5
-7
7
10
143
100
5.4
6.5
单位
ns
ns
兆赫
兆赫
ns
ns
2006集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品在任何合适的
时间，恕不另行通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。客户
建议之前，依靠任何公开信息及订货产品之前获得此设备规范的最新版本。
集成的芯片解决方案，公司 - www.issi.com
牧师F
03/03/09
1
IS42S32400D
设备概述
128MB的SDRAM是高速CMOS ，动态
随机存取存储器的设计中3.3VV操作
DD
和3.3V V
DDQ
含134217728内存系统
位。在内部配置为四银行DRAM与
同步接口。每个33554432位银行奥尔加
认列的4096行× 256列32位。
128MB的SDRAM包括自动刷新模式，
和节电，省电模式。所有的信号都
登记在时钟信号CLK的上升沿。所有
输入和输出都是LVTTL兼容。
128MB的SDRAM有能力同步爆
在高数据速率的自动列地址的数据
一代，有能力内部银行之间的交错
隐藏预充电时间和能力，以随机
在更改地址栏上的每个时钟周期
突发存取。
在突发年底启动自定时行预充电
序列可与自动预充电功能
化启用。预充电一家银行在访问中的一个
其他三家银行将隐藏预充电周期，并提供
无缝的，高速的，随机存取操作。
SDRAM的读取和写入访问被突发式开始
一个选定的位置，并继续进行编程num-
BER在编程顺序位置。该registra-
激活命令和灰开始访问，随后
读或写命令。在活动命令
与注册地址位一起用于选择
要访问的组和行（ BA0 ， BA1选择
银行; A0 -A11选择行） 。读或写
注册联的命令与地址位
用于选择脉冲串的起始列位置
访问。
可编程的读或写突发长度由1个，
2，4和8的位置或整页，用一个脉冲串终止
选项。
功能块图（供1MX32X4银行）
CLK
CKE
CS
RAS
CAS
WE
DQM0 - DQM3
命令
解码器
＆放大器;
时钟
发电机
DATA IN
卜FF器
32
32
4
模式
注册
12
刷新
调节器
DQ 0-31
自
刷新
调节器
A10
A11
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
BA0
BA1
12
数据输出
卜FF器
32
32
V
DD
/V
DDQ
V
ss
/V
ss
Q
刷新
计数器
4096
4096
4096
4096
行解码器
多路复用器
记忆细胞
ARRAY
12
ROW
地址
LATCH
12
ROW
地址
卜FF器
BANK 0
SENSE AMP I / O GATE
COLUMN
地址锁存
8
256
(x 32)
银行控制逻辑
串计数器
列解码器
COLUMN
地址缓冲器
8
2
集成的芯片解决方案，公司 - www.issi.com
牧师F
03/03/09
IS42S32400D
销刀豆网络gurations
86引脚TSOP - II型的X32
V
DD
DQ0
V
DD
Q
DQ1
DQ2
V
SS
Q
DQ3
DQ4
V
DD
Q
DQ5
DQ6
V
SS
Q
DQ7
NC
V
DD
DQM0
WE
CAS
RAS
CS
A11
BA0
BA1
A10
A0
A1
A2
DQM2
V
DD
NC
DQ16
V
SS
Q
DQ17
DQ18
V
DD
Q
DQ19
DQ20
V
SS
Q
DQ21
DQ22
V
DD
Q
DQ23
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
V
SS
DQ15
V
SS
Q
DQ14
DQ13
V
DD
Q
DQ12
DQ11
V
SS
Q
DQ10
DQ9
V
DD
Q
DQ8
NC
V
SS
DQM1
NC
NC
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
DQM3
V
SS
NC
DQ31
V
DD
Q
DQ30
DQ29
V
SS
Q
DQ28
DQ27
V
DD
Q
DQ26
DQ25
V
SS
Q
DQ24
V
SS
引脚说明
A0-A11
A0-A7
BA0 ， BA1
DQ0到DQ31
CLK
CKE
CS
RAS
CAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
行地址选通命令
列地址选通命令
WE
DQM0-DQM3
V
DD
VSS
V
DDQ
VSS
Q
NC
写使能
X32输入/输出面膜
动力
地
电源的I / O引脚
地面的I / O引脚
无连接
集成的芯片解决方案，公司 - www.issi.com
牧师F
03/03/09
3
IS42S32400D
引脚配置
封装代码： B 90球FBGA （顶视图） （8.00毫米× 13.00毫米身体， 0.8毫米球间距）
1 2 3 4 5 6 7 8 9
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
DQ26 DQ24
VSS
VDD DQ23 DQ21
VDDQ VSSQ DQ19
DQ22 DQ20 VDDQ
DQ17 DQ18 VDDQ
NC
A2
A10
NC
BA0
CAS
VDD
DQ6
DQ1
DQ16 VSSQ
DQM2 VDD
A0
BA1
CS
A1
A11
RAS
DQ28 VDDQ VSSQ
VSSQ DQ27 DQ25
VSSQ DQ29 DQ30
VDDQ DQ31
VSS DQM3
A4
A7
CLK
DQM1
A5
A8
CKE
NC
NC
A3
A6
NC
A9
NC
VSS
WE
DQM0
DQ7 VSSQ
DQ5 VDDQ
DQ3 VDDQ
VDDQ DQ8
VSSQ DQ10 DQ9
VSSQ DQ12 DQ14
DQ11 VDDQ VSSQ
DQ13 DQ15
VSS
VDDQ VSSQ DQ4
VDD
DQ0
DQ2
引脚说明
A0-A11
A0-A7
BA0 ， BA1
DQ0到DQ31
CLK
CKE
CS
RAS
CAS
行地址输入
列地址输入
银行选择地址
数据I / O
系统时钟输入
时钟使能
芯片选择
行地址选通命令
列地址选通命令
WE
DQM0-DQM3
V
DD
VSS
V
DDQ
VSS
Q
NC
写使能
X32输入/输出面膜
动力
地
电源的I / O引脚
地面的I / O引脚
无连接
4
集成的芯片解决方案，公司 - www.issi.com
牧师F
03/03/09
IS42S32400D
引脚功能
符号
A0-A11
TYPE
输入引脚
功能（详细）
地址输入： A0 - A11在活动进行采样
命令（行地址A0 -A11 ）和读/写命令（列地址A0
A7） ，与A10限定自动预充电）至中选择一个位置从存储器阵列的
各银行。预充电命令，以确定是否在A10采样
所有银行都必须预充电（ A10 HIGH）或选择银行
BA0 ， BA1 （ LOW ） 。地址输入也期间负荷模式提供了操作码
注册命令。
银行选择地址： BA0和BA1定义哪些银行ACTIVE ，读，写或
预充电命令被应用。
CAS ，
在与结合
RAS
和
WE ，
形成设备的命令。见
"Command真相Table"对设备命令的详细信息。
所述CKE输入确定CLK输入是否被使能。的下一个上升沿
当CKE是高的，无效的低电平时， CLK信号将是有效的。当CKE为低，
该设备将在这两种省电模式下，时钟挂起模式，或自刷新
模式。 CKE是一个异步输入。
CLK是主时钟输入此设备。除CKE ，所有输入到该设备
同步于该引脚的上升沿被获取。
该
CS
输入决定了装置内的指令输入是否被使能。
指令输入时启用
CS
低，与残疾人
CS
为HIGH 。该装置
保持在以前的状态时
CS
为高。
DQM0 - DQM3控制四个字节的I / O缓冲器（ DQ0 - DQ31 ） 。在读
模式， DQMn控制输出缓冲器。当DQMn为低时，相应的缓冲器
字节使能，而当高，残障人士。输出到高阻抗
国家whenDQMn高。此功能对应
OE
在传统的DRAM 。在
写模式， DQMn控制输入缓冲器。当DQMn为低电平时，对应的
缓冲器字节使能，并且数据可以被写入到该设备。当DQMn为高电平时，
输入数据是被屏蔽而不能写入器件。
在数据总线上的数据被锁存，在写命令这些引脚和缓冲
后读命令。
RAS ，
与联
CAS
和
WE ，
形成设备的命令。看到"Command
真相Table"项目对设备命令的详细信息。
WE ，
与联
RAS
和
CAS ，
形成设备的命令。看到"Command
真相Table"项目对设备命令的详细信息。
V
DDQ
是输出缓冲器的电源。
V
DD
是设备内部电源。
V
SSQ
是输出缓冲器地面。
V
SS
是设备内部的地面上。
BA0 ， BA1
CAS
CKE
输入引脚
输入引脚
输入引脚
CLK
CS
输入引脚
输入引脚
DQM0-DQM3
输入引脚
DQ0-DQ31
RAS
WE
V
DDQ
V
DD
V
SSQ
V
SS
输入/输出引脚
输入引脚
输入引脚
电源引脚
电源引脚
电源引脚
电源引脚
集成的芯片解决方案，公司 - www.issi.com
牧师F
03/03/09
5
QQ：2881677436 复制
