交换连接已经
确立。
通过整合两个开关和
间通信，所述
IMP8980D允许系统使用通过分布
布式处理和切换语音或数据
在ST -BUS架构。
硬件描述
在2048 kbit / s的串行数据的接收
八ST- BUS输入（ STi0到STi7 ）
串行数据在8发送
ST- BUS输出（ STo0到STo7 ） 。每
串行输入接收32个频道的数字
数据，包含一个8位的各通道
字可表示一个PCM -编码
通过所提供的模拟/语音样本
编解码器。
这个串行输入字被转换成
并行数据，并存储在256 ×8的
数据存储器。在数据位置
存储器都与特定关联
在特定的ST- BUS输入通道
流。这些位置可以通过读取
微处理器控制该芯片。
在连接存储单元，
被分成高和低的部分，被
尤其ST -BUS输出相关
流。当信道是由于是
上ST- BUS输出传输时，
数据的信道可以切换
来自ST-总线输入或它可以始发
来自微处理器。如果该数据是
从输入切换，然后将内容
连接内存低的位置
与该输出信道是用来关联
为解决数据存储器。此数据
存储器地址对应于
输入ST- BUS通道上的流
这对于切换到达的数据。如果
数据的输出信道始发
来自微处理器（消息模式） ，
连接的那么内容
与内存低的位置有关
输出信道是直接输出，并
这个数据被输出重复地在
道一次架，直到
微处理器的介入。
连接存储数据
接到，通过控制接口，在D7
到D0 。控制接口还接收
在A5的地址信息，以A0和
2
进出口公司
处理的微处理器的控制信号
CS ， DTA ，R / W和DS 。有两种
部分数据存储器的任何地址
或连接2-7内存。较高
序位来自控制寄存器，
可被写入到或从通过读
控制接口。的低阶位
来自直接的地址线。
控制寄存器也使
芯片播出的所有ST- BUS消息
输出（即，把每一个信道分成
消息模式） ，或者分裂的内存，以便
读取距离数据存储器和
写操作的连接内存低。
连接存储器高判定出
无论是独立的输出通道在
消息模式，并允许个人
输出通道进入一个高
阻抗状态，从而使阵列
IMP8980D s到构成。这也
控制集体安全条约组织引脚。
所有ST段总线定时是从衍生
C4I和F0i信号。
软件控制
在控制地址线
接口授予访问控制
直接注册，或者，依赖于
的控制寄存器的内容，向
连接高或低的部分
存储器或数据Memory.If地址
A5线为低电平，则控制寄存器是
其他地址的寻址不管
线（见
图3）。
如果A5是高电平，则
地址线A4 -A0选择内存
位置对应于信道0-31为
在选定的存储器和流
控制寄存器。
在控制寄存器中的数据
由模式控制位，内存
选择位，和流地址位（见
图4）。内存选择位允许
连接内存高或低或
数据存储器被选择，并且所述
流地址位定义的一个
ST-总线输入或输出流。
位的控制寄存器允许7分
存储器操作 - 读出是从
数据存储器和写操作的
连接内存不足。
另一种模式控制位，第6位，看跌期权
对每一个输出的每个输出通道
IMP8980D DS- 5-00
Figure5 - 连接内存高位
}
7
6
5
4
3
位
2
名字
信息
通道
1
0
集体安全条约组织
产量
启用
描述
1时，相应位置的连接内容
低内存上的位置的信道和流输出。
0时，相应位置的连接内容
内存低充当地址的数据存储器等
确定连接到该地点的信道的源
和流。
该位是在集体安全条约组织引脚1路输出月初。集体安全条约组织位
对于流输出0第一。
如果ODE引脚为高电平和控制寄存器第6位为0，则
该位使能输出驱动器的位置的信道和
流。这允许对单个流至各个信道
制成的高阻抗，从而允许开关矩阵是
建造。一个"1"使司机和一名"0"禁用它。
如果ODE引脚为低电平，则所有的串口
输出为高阻态。如果它是高
和第6位的控制寄存器为1，则
所有输出都有效。如果ODE引脚
在控制寄存器的高6位是0 ，
然后在第0位中的连接内存
高位置使输出驱动器
为相应的个别ST-总线
输出流和渠道。位0 = 1
使驾驶员和位0 = 0禁止
（见
图5）。
位每个连接内存高1
位置（见
图5）
是输出对
集体安全条约组织一次针每一帧。以允许
延迟任何外部控制电路的
位为输出前一个信道的
上ST-总线对应的信道
流，并且所述位流，输出0
首先在通道;例如，第1位的对
0-7流的通道9输出
同步与ST- BUS通道8
7-0位。
应用
数字交换系统
图7和图8
展示如何IMP8980Ds
和MT8964s形成一个简单的数字
交换系统。
图7
显示
4
进出口公司
}
2
1
0
没有相应的内存
- 这些位给出0 ，如果读取。
每通道
控制位
之间的IMP8980D的和接口
过滤器/解码器。
图8
示出的位置
这些组件中的一个例子architec-
真实存在。
敏迪MT8964过滤器/解码器的
图7
接收和发送数字化
在ST- BUS DR输入的语音信号，
和ST -BUS输出DX分别。
这些信号被路由到ST总线
在顶IMP8980D输入和输出，
这是作为一个数字语音交换机。
该MT8964是由控制
从ST- BUS直流输入始发
底部IMP8980D ，其产生的
从输出信道相应的信号
在消息模式。这种架构
优化的邮件功能
通过建立信令逻辑，例如线电路，
为开闭钩的检测，这commu-
nicates上的ST -BUS输出。这
信令ST- BUS输出由监控
一个微处理器（未示出）通过一个
在底部IMP8980D ST- BUS输入。
图8
显示了一个简单的数字
切换系统可以利用被设计
ST- BUS架构。这是一个私人
电话网与256分机
它使用一个单一IMP8980D作为语音
IMP8980D DS- 5-00
开关和第二IMP8980D为
与线接口的通信
电路。
一个更大的数字交换系统可以是
通过级联若干设计
IMP8980Ds.
图9
显示四个
布置在一个非阻塞IMP8980Ds
配置可任意切换
在任何的ST-总线输入到信道
在ST- BUS输出的任何通道。
应用电路与6802
处理器
图10
示出了一个例子
其可被用于完整的电路
评价的芯片。
为方便起见， 4MHz晶振
振荡器已被使用，而不是一个
4.096MHz时钟，因为二者都是内
的芯片的规格界限。该RC
与393柜台使用延迟确保了
足够的保持时间对FP信号，但
使用的值可以具有如果要改变
快393柜成为available.The
芯片被示为存储器映射到
MEK6802D3系统。芯片地址
00-3F对应处理器的地址
2000-203F 。延迟通过地址
解码器需要VMA信号是
使用两次，以去除毛刺。该
MEK6802D3主板采用了10kΩ上拉
在MR销，这将必须是
并入电路，如果电路板
被替换的处理器。
图6 - 连接内存的低位
流
地址
位
通道
地址
位
}
7
6
5
位
7-5*
名字
流*
地址
位
通道
地址
BITS *
4-0*
描述
表示二进制符号对这些3比特的数量是
用于连接的源ST-总线流的数目。
第7位是最显著位。例如，如果第7位是1时，第6位是0和位5
是0，则连接的源是上STi4一个信道。
表示二进制符号对这些5位的数目是
的信道的数量也就是连接的源
（该ST-总线流，其中所述通道位于由位7所定义，
6和5 ） 。第4位是最显著位。例如，如果第4位为1 ，第3位是
为0，第2位是0，位1是1和0位是1，则该源
连接通道19 。
*如果相应的连接位置高的第2位是1 ，或者如果所述控制寄存器的第6位是1时，
然后将整个8位是与该位置相关联的信道和数据流上的输出。
否则，该位用于指示来定义它是连接的源
输出与该位置相关联的信道和数据流上。
}
4
3
2
1
0
5
交换连接已经
确立。
通过整合两个开关和
间通信，所述
IMP8980D允许系统使用通过分布
布式处理和切换语音或数据
在ST -BUS架构。
硬件描述
在2048 kbit / s的串行数据的接收
八ST- BUS输入（ STi0到STi7 ）
串行数据在8发送
ST- BUS输出（ STo0到STo7 ） 。每
串行输入接收32个频道的数字
数据，包含一个8位的各通道
字可表示一个PCM -编码
通过所提供的模拟/语音样本
编解码器。
这个串行输入字被转换成
并行数据，并存储在256 ×8的
数据存储器。在数据位置
存储器都与特定关联
在特定的ST- BUS输入通道
流。这些位置可以通过读取
微处理器控制该芯片。
在连接存储单元，
被分成高和低的部分，被
尤其ST -BUS输出相关
流。当信道是由于是
上ST- BUS输出传输时，
数据的信道可以切换
来自ST-总线输入或它可以始发
来自微处理器。如果该数据是
从输入切换，然后将内容
连接内存低的位置
与该输出信道是用来关联
为解决数据存储器。此数据
存储器地址对应于
输入ST- BUS通道上的流
这对于切换到达的数据。如果
数据的输出信道始发
来自微处理器（消息模式） ，
连接的那么内容
与内存低的位置有关
输出信道是直接输出，并
这个数据被输出重复地在
道一次架，直到
微处理器的介入。
连接存储数据
接到，通过控制接口，在D7
到D0 。控制接口还接收
在A5的地址信息，以A0和
2
进出口公司
处理的微处理器的控制信号
CS ， DTA ，R / W和DS 。有两种
部分数据存储器的任何地址
或连接2-7内存。较高
序位来自控制寄存器，
可被写入到或从通过读
控制接口。的低阶位
来自直接的地址线。
控制寄存器也使
芯片播出的所有ST- BUS消息
输出（即，把每一个信道分成
消息模式） ，或者分裂的内存，以便
读取距离数据存储器和
写操作的连接内存低。
连接存储器高判定出
无论是独立的输出通道在
消息模式，并允许个人
输出通道进入一个高
阻抗状态，从而使阵列
IMP8980D s到构成。这也
控制集体安全条约组织引脚。
所有ST段总线定时是从衍生
C4I和F0i信号。
软件控制
在控制地址线
接口授予访问控制
直接注册，或者，依赖于
的控制寄存器的内容，向
连接高或低的部分
存储器或数据Memory.If地址
A5线为低电平，则控制寄存器是
其他地址的寻址不管
线（见
图3）。
如果A5是高电平，则
地址线A4 -A0选择内存
位置对应于信道0-31为
在选定的存储器和流
控制寄存器。
在控制寄存器中的数据
由模式控制位，内存
选择位，和流地址位（见
图4）。内存选择位允许
连接内存高或低或
数据存储器被选择，并且所述
流地址位定义的一个
ST-总线输入或输出流。
位的控制寄存器允许7分
存储器操作 - 读出是从
数据存储器和写操作的
连接内存不足。
另一种模式控制位，第6位，看跌期权
对每一个输出的每个输出通道
IMP8980D DS- 5-00
Figure5 - 连接内存高位
}
7
6
5
4
3
位
2
名字
信息
通道
1
0
集体安全条约组织
产量
启用
描述
1时，相应位置的连接内容
低内存上的位置的信道和流输出。
0时，相应位置的连接内容
内存低充当地址的数据存储器等
确定连接到该地点的信道的源
和流。
该位是在集体安全条约组织引脚1路输出月初。集体安全条约组织位
对于流输出0第一。
如果ODE引脚为高电平和控制寄存器第6位为0，则
该位使能输出驱动器的位置的信道和
流。这允许对单个流至各个信道
制成的高阻抗，从而允许开关矩阵是
建造。一个"1"使司机和一名"0"禁用它。
如果ODE引脚为低电平，则所有的串口
输出为高阻态。如果它是高
和第6位的控制寄存器为1，则
所有输出都有效。如果ODE引脚
在控制寄存器的高6位是0 ，
然后在第0位中的连接内存
高位置使输出驱动器
为相应的个别ST-总线
输出流和渠道。位0 = 1
使驾驶员和位0 = 0禁止
（见
图5）。
位每个连接内存高1
位置（见
图5）
是输出对
集体安全条约组织一次针每一帧。以允许
延迟任何外部控制电路的
位为输出前一个信道的
上ST-总线对应的信道
流，并且所述位流，输出0
首先在通道;例如，第1位的对
0-7流的通道9输出
同步与ST- BUS通道8
7-0位。
应用
数字交换系统
图7和图8
展示如何IMP8980Ds
和MT8964s形成一个简单的数字
交换系统。
图7
显示
4
进出口公司
}
2
1
0
没有相应的内存
- 这些位给出0 ，如果读取。
每通道
控制位
之间的IMP8980D的和接口
过滤器/解码器。
图8
示出的位置
这些组件中的一个例子architec-
真实存在。
敏迪MT8964过滤器/解码器的
图7
接收和发送数字化
在ST- BUS DR输入的语音信号，
和ST -BUS输出DX分别。
这些信号被路由到ST总线
在顶IMP8980D输入和输出，
这是作为一个数字语音交换机。
该MT8964是由控制
从ST- BUS直流输入始发
底部IMP8980D ，其产生的
从输出信道相应的信号
在消息模式。这种架构
优化的邮件功能
通过建立信令逻辑，例如线电路，
为开闭钩的检测，这commu-
nicates上的ST -BUS输出。这
信令ST- BUS输出由监控
一个微处理器（未示出）通过一个
在底部IMP8980D ST- BUS输入。
图8
显示了一个简单的数字
切换系统可以利用被设计
ST- BUS架构。这是一个私人
电话网与256分机
它使用一个单一IMP8980D作为语音
IMP8980D DS- 5-00
开关和第二IMP8980D为
与线接口的通信
电路。
一个更大的数字交换系统可以是
通过级联若干设计
IMP8980Ds.
图9
显示四个
布置在一个非阻塞IMP8980Ds
配置可任意切换
在任何的ST-总线输入到信道
在ST- BUS输出的任何通道。
应用电路与6802
处理器
图10
示出了一个例子
其可被用于完整的电路
评价的芯片。
为方便起见， 4MHz晶振
振荡器已被使用，而不是一个
4.096MHz时钟，因为二者都是内
的芯片的规格界限。该RC
与393柜台使用延迟确保了
足够的保持时间对FP信号，但
使用的值可以具有如果要改变
快393柜成为available.The
芯片被示为存储器映射到
MEK6802D3系统。芯片地址
00-3F对应处理器的地址
2000-203F 。延迟通过地址
解码器需要VMA信号是
使用两次，以去除毛刺。该
MEK6802D3主板采用了10kΩ上拉
在MR销，这将必须是
并入电路，如果电路板
被替换的处理器。
图6 - 连接内存的低位
流
地址
位
通道
地址
位
}
7
6
5
位
7-5*
名字
流*
地址
位
通道
地址
BITS *
4-0*
描述
表示二进制符号对这些3比特的数量是
用于连接的源ST-总线流的数目。
第7位是最显著位。例如，如果第7位是1时，第6位是0和位5
是0，则连接的源是上STi4一个信道。
表示二进制符号对这些5位的数目是
的信道的数量也就是连接的源
（该ST-总线流，其中所述通道位于由位7所定义，
6和5 ） 。第4位是最显著位。例如，如果第4位为1 ，第3位是
为0，第2位是0，位1是1和0位是1，则该源
连接通道19 。
*如果相应的连接位置高的第2位是1 ，或者如果所述控制寄存器的第6位是1时，
然后将整个8位是与该位置相关联的信道和数据流上的输出。
否则，该位用于指示来定义它是连接的源
输出与该位置相关联的信道和数据流上。
}
4
3
2
1
0
5
交换连接已经
确立。
通过整合两个开关和
间通信，所述
IMP8980D允许系统使用通过分布
布式处理和切换语音或数据
在ST -BUS架构。
硬件描述
在2048 kbit / s的串行数据的接收
八ST- BUS输入（ STi0到STi7 ）
串行数据在8发送
ST- BUS输出（ STo0到STo7 ） 。每
串行输入接收32个频道的数字
数据，包含一个8位的各通道
字可表示一个PCM -编码
通过所提供的模拟/语音样本
编解码器。
这个串行输入字被转换成
并行数据，并存储在256 ×8的
数据存储器。在数据位置
存储器都与特定关联
在特定的ST- BUS输入通道
流。这些位置可以通过读取
微处理器控制该芯片。
在连接存储单元，
被分成高和低的部分，被
尤其ST -BUS输出相关
流。当信道是由于是
上ST- BUS输出传输时，
数据的信道可以切换
来自ST-总线输入或它可以始发
来自微处理器。如果该数据是
从输入切换，然后将内容
连接内存低的位置
与该输出信道是用来关联
为解决数据存储器。此数据
存储器地址对应于
输入ST- BUS通道上的流
这对于切换到达的数据。如果
数据的输出信道始发
来自微处理器（消息模式） ，
连接的那么内容
与内存低的位置有关
输出信道是直接输出，并
这个数据被输出重复地在
道一次架，直到
微处理器的介入。
连接存储数据
接到，通过控制接口，在D7
到D0 。控制接口还接收
在A5的地址信息，以A0和
2
进出口公司
处理的微处理器的控制信号
CS ， DTA ，R / W和DS 。有两种
部分数据存储器的任何地址
或连接2-7内存。较高
序位来自控制寄存器，
可被写入到或从通过读
控制接口。的低阶位
来自直接的地址线。
控制寄存器也使
芯片播出的所有ST- BUS消息
输出（即，把每一个信道分成
消息模式） ，或者分裂的内存，以便
读取距离数据存储器和
写操作的连接内存低。
连接存储器高判定出
无论是独立的输出通道在
消息模式，并允许个人
输出通道进入一个高
阻抗状态，从而使阵列
IMP8980D s到构成。这也
控制集体安全条约组织引脚。
所有ST段总线定时是从衍生
C4I和F0i信号。
软件控制
在控制地址线
接口授予访问控制
直接注册，或者，依赖于
的控制寄存器的内容，向
连接高或低的部分
存储器或数据Memory.If地址
A5线为低电平，则控制寄存器是
其他地址的寻址不管
线（见
图3）。
如果A5是高电平，则
地址线A4 -A0选择内存
位置对应于信道0-31为
在选定的存储器和流
控制寄存器。
在控制寄存器中的数据
由模式控制位，内存
选择位，和流地址位（见
图4）。内存选择位允许
连接内存高或低或
数据存储器被选择，并且所述
流地址位定义的一个
ST-总线输入或输出流。
位的控制寄存器允许7分
存储器操作 - 读出是从
数据存储器和写操作的
连接内存不足。
另一种模式控制位，第6位，看跌期权
对每一个输出的每个输出通道
IMP8980D DS- 5-00
Figure5 - 连接内存高位
}
7
6
5
4
3
位
2
名字
信息
通道
1
0
集体安全条约组织
产量
启用
描述
1时，相应位置的连接内容
低内存上的位置的信道和流输出。
0时，相应位置的连接内容
内存低充当地址的数据存储器等
确定连接到该地点的信道的源
和流。
该位是在集体安全条约组织引脚1路输出月初。集体安全条约组织位
对于流输出0第一。
如果ODE引脚为高电平和控制寄存器第6位为0，则
该位使能输出驱动器的位置的信道和
流。这允许对单个流至各个信道
制成的高阻抗，从而允许开关矩阵是
建造。一个"1"使司机和一名"0"禁用它。
如果ODE引脚为低电平，则所有的串口
输出为高阻态。如果它是高
和第6位的控制寄存器为1，则
所有输出都有效。如果ODE引脚
在控制寄存器的高6位是0 ，
然后在第0位中的连接内存
高位置使输出驱动器
为相应的个别ST-总线
输出流和渠道。位0 = 1
使驾驶员和位0 = 0禁止
（见
图5）。
位每个连接内存高1
位置（见
图5）
是输出对
集体安全条约组织一次针每一帧。以允许
延迟任何外部控制电路的
位为输出前一个信道的
上ST-总线对应的信道
流，并且所述位流，输出0
首先在通道;例如，第1位的对
0-7流的通道9输出
同步与ST- BUS通道8
7-0位。
应用
数字交换系统
图7和图8
展示如何IMP8980Ds
和MT8964s形成一个简单的数字
交换系统。
图7
显示
4
进出口公司
}
2
1
0
没有相应的内存
- 这些位给出0 ，如果读取。
每通道
控制位
之间的IMP8980D的和接口
过滤器/解码器。
图8
示出的位置
这些组件中的一个例子architec-
真实存在。
敏迪MT8964过滤器/解码器的
图7
接收和发送数字化
在ST- BUS DR输入的语音信号，
和ST -BUS输出DX分别。
这些信号被路由到ST总线
在顶IMP8980D输入和输出，
这是作为一个数字语音交换机。
该MT8964是由控制
从ST- BUS直流输入始发
底部IMP8980D ，其产生的
从输出信道相应的信号
在消息模式。这种架构
优化的邮件功能
通过建立信令逻辑，例如线电路，
为开闭钩的检测，这commu-
nicates上的ST -BUS输出。这
信令ST- BUS输出由监控
一个微处理器（未示出）通过一个
在底部IMP8980D ST- BUS输入。
图8
显示了一个简单的数字
切换系统可以利用被设计
ST- BUS架构。这是一个私人
电话网与256分机
它使用一个单一IMP8980D作为语音
IMP8980D DS- 5-00
开关和第二IMP8980D为
与线接口的通信
电路。
一个更大的数字交换系统可以是
通过级联若干设计
IMP8980Ds.
图9
显示四个
布置在一个非阻塞IMP8980Ds
配置可任意切换
在任何的ST-总线输入到信道
在ST- BUS输出的任何通道。
应用电路与6802
处理器
图10
示出了一个例子
其可被用于完整的电路
评价的芯片。
为方便起见， 4MHz晶振
振荡器已被使用，而不是一个
4.096MHz时钟，因为二者都是内
的芯片的规格界限。该RC
与393柜台使用延迟确保了
足够的保持时间对FP信号，但
使用的值可以具有如果要改变
快393柜成为available.The
芯片被示为存储器映射到
MEK6802D3系统。芯片地址
00-3F对应处理器的地址
2000-203F 。延迟通过地址
解码器需要VMA信号是
使用两次，以去除毛刺。该
MEK6802D3主板采用了10kΩ上拉
在MR销，这将必须是
并入电路，如果电路板
被替换的处理器。
图6 - 连接内存的低位
流
地址
位
通道
地址
位
}
7
6
5
位
7-5*
名字
流*
地址
位
通道
地址
BITS *
4-0*
描述
表示二进制符号对这些3比特的数量是
用于连接的源ST-总线流的数目。
第7位是最显著位。例如，如果第7位是1时，第6位是0和位5
是0，则连接的源是上STi4一个信道。
表示二进制符号对这些5位的数目是
的信道的数量也就是连接的源
（该ST-总线流，其中所述通道位于由位7所定义，
6和5 ） 。第4位是最显著位。例如，如果第4位为1 ，第3位是
为0，第2位是0，位1是1和0位是1，则该源
连接通道19 。
*如果相应的连接位置高的第2位是1 ，或者如果所述控制寄存器的第6位是1时，
然后将整个8位是与该位置相关联的信道和数据流上的输出。
否则，该位用于指示来定义它是连接的源
输出与该位置相关联的信道和数据流上。
}
4
3
2
1
0
5
QQ：2881677436 复制
