CMOS串行到并行FIFO
2048 x 9
4096 x 9
集成设备技术有限公司
IDT72132
IDT72142
产品特点：
为35ns并行端口的访问时间，为45nS周期时间
50MHz的串行口移位率
可扩展的深度和宽度，无需外部
组件
可编程字长包括8 ， 9 ， 16-18 ，和
使用Flexshift 串行输入，而无需使用任何32-36位
附加组件
多状态标志：全，几乎全部（ 1/8来自全）
半满，几乎空（1/8来自空） ，以及空
异步和同步读写
操作
双端口零落空架构
在单一设备模式重传功能
采用高性能，低功耗的CMOS生产
技术
提供28引脚塑料DIP
工业级温度范围（ -40
o
C至+ 85
o
C）是可用
能，测试军事电气规范
描述：
该IDT72132 / 72142顷高速，低功耗的串行 -
并行FIFO中。这些FIFO非常适合于串行
通信应用，磁带/磁盘控制器，以及本地
局域网（LAN ） 。该IDT72132 / 72142能配置
置的与IDT的并行到串行的FIFO （ IDT72131 / 72141 ）
双向串行数据缓冲。
该FIFO有一个串行输入口和一个9位并行输出
端口。更广泛和更深入的串行到并行的数据缓冲器可以是
使用多个IDT72132 / 72142芯片内置。独特的IDT
Flexshift串行扩展逻辑（ SIX ，
）使宽度
膨胀可能不需要额外的组件。这些
的FIFO将扩大到各种字宽，包括8个，9个， 16的
和32位。该IDT72132 / 142也可以直接连接
深度扩展。
提供了五个标志来监视FIFO中。充分
空标志防止任何FIFO的数据上溢或下溢
条件。几乎满（ 7/8 ） ，半满，而几乎是空的
（ 1/8）标志信号FIFO中存储的利用率。
该IDT72132 / 72142采用IDT的高速制造
亚微米CMOS技术。
NW
功能框图
SICP
六
SI
D
7
D
8
引脚配置
NW
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
VCC
D
7
D
8
FL / RT
RS
SI
SICP
六
OE
EF
XO / HF
GND
Q
8
Q
7
串行输入
电路
旗
逻辑
GND
EF
AEF
/ HF
FF
XI
AEF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
GND
R
Q
5
Q
6
NW
接下来写
指针
RAM阵列
2048 x 9
4096 x 9
读
指针
P28-1
＆放大器;
C28-3
23
22
21
20
19
18
17
16
15
R
RS
FL / RT
RESET
逻辑
XI
扩张
逻辑
XO /
OE Q
0
-Q
8
2752 DRW 01
DIP
顶视图
2752 DRW 02
IDT标志是集成设备技术，Inc.的注册商标。
商业温度范围
1996
集成设备技术有限公司
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1996年12月
DSC-2752/6
5.36
1
IDT72132 ， IDT72142
CMOS串行到并行FIFO 2048 ×9和4096 ×9
商业温度范围
引脚说明
符号
SI
名字
串行输入
RESET
I / O
I
I
描述
串行数据移入最显著位第一。在串行级联模式中，串行输入
（ SI ）引脚连接在一起，六加
7
, D
8
确定哪个设备存储数据。
当
RS
置为低电平，内部读和写指针被设置为所述第一位置
RAM阵列。
HF
和
FF
变为高电平，并且
AEF
和
EF
变低。之前的初始需要进行重置
上电后写。
R
必须是在一个高
RS
周期。
编程序列中字宽，连接
NW
同的数据集管脚1 （D
7
, D
8
).
串行数据被读入的SiC颗粒的上升沿串行输入寄存器。在深度和
串行字宽扩展模式下，所有的SICP引脚被连接在一起。
当读为低时，数据可以从RAM阵列顺序的，独立的SiC颗粒的读取。
为了读取被激活，
EF
必须为高电平。当FIFO是空的（
EF
-LOW ），则
内部读取操作被阻塞和Q
0
-Q
8
处于高阻抗状态。
这是一个双重目的的输入。在单个设备的配置（
XI
接地） ，激活
重传（
FL
/
RT
-LOW ）将内部读指针设定在第一位置。没有
在写指针效果。
R
必须为高电平，并设置前SICP必须是低
FL
/
RT
低。重发是不可能的深度扩展。在深度扩展配置，
FL
/
RT
接地指示第一激活的装置。
RS
NW
SICP
接下来写
串行时钟输入
读
I
I
I
R
FL
/
RT
首先加载/
重发
I
XI
六
扩张
串行输入
扩张
I
I
在单个设备的配置，
XI
被接地。在深度扩展或菊花链
扩展方面，
XI
被连接到
XO
以前的设备（扩展出） 。
在扩展模式下，六脚最显著设备连接到高电平。六针
所有其他设备中的一个连接到D
7
或D
8
脚以前的设备。对于单一的设备
操作时，六连接到高电平。
当
OE
被置为低电平时，并行输出缓冲器从RAM阵列接收数据。当
OE
设为HIGH ，并行三态缓冲器阻止数据流。
数据输出为9位宽度的数据。
当
FF
变为低电平时，器件已满，数据不能被时钟由SICP 。当
FF
is
高，该装置是不完整的。请参阅第7页上的图的更多细节。
当
EF
变为低电平，该装置是空的，并进一步读操作被禁止。当
EF
为高电平时，该装置不空。
当
AEF
为低电平时，器件是空至1/8满或7/8至全满。当
AEF
高，
该装置是大于1/8满，但小于7/8满。
OE
Q
0
–Q
8
OUTPUT ENABLE
输出数据
满标志
空标志
几乎空/
几乎满标志
扩展输出/
半满标志
I
O
O
O
O
O
FF
EF
AEF
XO
/
HF
这是一个双重目的的输出。在单个设备的配置（
XI
接地） ，该装置是
超过一半满时
HF
为LOW 。在深度扩展配置（
XO
连接到
XI
下一个设备）的一个脉冲，从发送
XO
to
XI
当RAM阵列中的最后一个位置
被充满。
相应的数据集销（D
7
, D
8
）被连接到
NW
编程的串行数据中字
宽度。例如：D
7
-
NW
节目的8位字宽，D-
8
-
NW
方案9比特字
宽度等
5V的单电源供电。
三点理由为0V 。
2752 TBL 01
D
7
, D
8
数据集
O
V
CC
GND
电源
地
的状态标志
词FIFO数
IDT72132
0
1-255
256-1024
1025-1792
1793-2047
2048
IDT72142
0
1-511
512-2048
2049-3584
3585-4095
4096
FF
H
H
H
H
H
L
AEF
L
L
H
H
L
L
HF
H
H
H
L
L
L
EF
L
H
H
H
H
H
2752 TBL 02
5.36
2
IDT72132 ， IDT72142
CMOS串行到并行FIFO 2048 ×9和4096 ×9
商业温度范围
绝对最大额定值
(1)
符号
V
TERM
等级
端电压
对于
到GND
操作
温度
温度
在偏置
存储
温度
DC输出
当前
广告
-0.5到+7.0
单位
V
建议的直流工作条件
符号
V
CC
GND
V
IH
V
IL(1)
参数
供应商
电压
电源电压
输入高电压
广告
输入低电压
分钟。
4.5
0
2.0
—
典型值。
5.0
0
—
—
MAX 。 UNIT
5.5
0
—
0.8
V
V
V
V
2752 TBL 04
T
A
T
BIAS
T
英镑
I
OUT
0至+70
-55到+125
-55到+125
50
°C
°C
°C
mA
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
注意：
2752 TBL 03
1.强调超过绝对最大上市
额定值可能会导致器件的永久性损坏。这是一个应力
值仅为器件在这些或任何其他功能操作
以上这些条件在此业务部门所标明
规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
OUT
参数
(1)
输入电容
输出电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
12
单位
pF
pF
2752 TBL 05
注意：
1，这个参数进行采样，而不是100 ％测试。
DC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70 ° C）
IDT72132/IDT72142
广告
符号
I
IL
(1)
I
OL
(2)
V
OH
V
OL
I
CC1
(3)
I
CC2
(3)
参数
输入漏电流
（任何输入）
输出漏电流
输出逻辑"1"电压，
I
OUT
= -2mA
输出逻辑"0"电压，
I
OUT
= 8毫安
电源电流
平均待机电流
(
R
=
RS
=
FL
/
RT
= V
IH
)
（ SICP = V
IL
)
掉电电流
分钟。
–1
–10
2.4
—
—
—
典型值。
—
—
—
—
90
8
马克斯。
1
10
—
0.4
140
12
单位
A
A
V
V
mA
mA
I
CC3
(L)
(3,4)
—
—
2
mA
2752 TBL 06
注意事项：
1.测量0.4
≤
V
IN
≤
V
CC
.
2. R
≤
V
IL
, 0.4
≤
V
OUT
≤
V
CC
.
3. I
CC
测量时与产出开放。
5.36
3
IDT72132 ， IDT72142
CMOS串行到并行FIFO 2048 ×9和4096 ×9
商业温度范围
AC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70 ° C）
广告
IDT72132L35
IDT72132L50
IDT72142L35
IDT72142L50
分钟。
马克斯。
分钟。
马克斯。
—
22.2
—
15
—
50
—
40
—
10
35
45
5
—
5
—
5
—
12
0
5
8
—
—
—
15
—
—
—
35
45
35
35
10
—
—
20
5
45
35
35
10
—
—
35
10
16
35
—
—
—
—
20
—
15
—
20
—
—
—
—
45
30
45
—
30
30
45
—
—
—
—
—
45
45
—
17
—
—
—
—
40
40
—
—
—
—
15
50
65
10
—
5
—
5
—
15
0
5
10
—
—
—
15
—
—
—
50
65
50
50
15
—
—
35
5
65
50
50
15
—
—
50
10
15
50
—
—
—
—
30
—
15
—
22
—
—
—
—
65
40
65
—
45
45
65
—
—
—
—
—
65
65
—
20
—
—
—
—
50
50
—
—
—
符号
参数
t
S
平行移频
t
SICP
串行InShift频率
并行输出时序
t
A
存取时间
t
RR
阅读恢复时间
t
乡郊小工程
阅读脉宽
t
RC
读周期时间
t
RLZ
读取脉冲低到数据总线的低-Z
(1)
t
RHZ
读取脉冲高电平到数据总线的高Z
(1)
t
DV
数据有效期从读脉冲高
t
OEHZ
输出使能到高阻（禁用）
(1)
t
OELZ
输出使能为低-Z （使能）
(1)
t
AOE
输出使能到数据有效（Q
0-8
)
串行输入时序
t
SIS
串行数据建立时间为SiC颗粒上升沿
t
SIH
串行数据保持时间为SiC颗粒上升沿
t
六
SIX建立时间为SiC颗粒上升沿
t
SiC晶须
串行时钟宽度HIGH / LOW
FLAG时序
t
SICEF
SICP上升沿（最后位 - 第一个字）
EF
高
t
SICFF
SICP上升沿（第1位 - 最后一个字） ，以
FF
低
t
SICF
SICP上升沿
HF
,
AEF
t
RFFSI
恢复时间后SICP
FF
变高
t
REF
读低到
EF
低
t
RFF
阅读HIGH到
FF
高
t
RF
阅读HIGH到过渡
HF
和
AEF
t
RPE
读后脉宽
EF
高
复位时序
t
RSC
重置周期时间
t
RS
复位脉冲宽度
t
RSS
复位建立时间
t
RSR
复位恢复时间
t
RSF1
RESET TO
EF
和
AEF
低
t
RSF2
RESET TO
HF
和
FF
高
t
RSDL
重置为D低
t
POI
SICP上升沿到D
重新发送时序
t
RTC
重发周期时间
t
RT
重发脉冲宽度
t
RTS
转播建立时间
t
RTR
重发恢复时间
深度扩展模式时序
t
XOL
读/写
XO
低
t
XOH
读/写
XO
高
t
XI
XI
脉冲宽度
t
XIR
XI
恢复时间
t
XIS
XI
建立时间
注意：
1.由设计保证最短时间，没有测试
单位
兆赫
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
2752 TBL 07
5.36
4
IDT72132 ， IDT72142
CMOS串行到并行FIFO 2048 ×9和4096 ×9
商业温度范围
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
5ns
1.5V
1.5V
参见图A
2752 TBL 08
5V
1.1K
D.U.T.
680
30pF*
2752 DRW 03
或等效电路
图A输出负载
* Includies夹具和范围电容
功能说明
串行数据输入
串行数据输入SI引脚上。数据的时钟
在SICP的上升沿提供的满标志（
FF
）是不
断言。如果满标志被置位则下一个并行数据
字从移动到RAM阵列抑制。注意：
SiC颗粒不应主频一旦最后一个字的最后一个比特
已移入后，由所指示的
NW
高，
FF
低。
如果是，则输入的数据将丢失。
该串行字移入低位在前。因此，
当FIFO被读出时，最低有效位将出来
上Q
0
和第二位的是Q上
1
等等。该串行字
宽度必须通过连接合适的编程
数据集线（D
7
, D
8
）到
NW
输入。该数据集线
水龙头关闭一个数字延迟线。选择这些龙头之一
节目被写入串行字的宽度。
并行数据输出
一个读周期上的阅读下降沿（启动
R
)
提供的空标志位没有设置。输出数据是
在一个先入/先出的基础上访问的，独立的
正在进行的写操作。数据可用吨
A
后
的下降沿
R
和输出总线Q变到高阻
ANCE后
R
变高。
可替换地，用户可以通过保持访问FIFO
R
通过触发输出使总线上低，使数据
(
OE
） 。当
R
低，则
OE
信号使数据在
输出总线。当
R
低并且
OE
为高电平时，输出汇流
处于三态。当
R
为高电平时，输出总线被禁用
不管
OE
.
t
RSC
t
RS
RS
t
RSS
SICP
t
RSS
t
RSR
0
n-1
(1)
R
t
RSF1
AEF
,
EF
t
RSF2
HF
,
FF
t
RSDL
D
7
,D
8
2752 DRW 04
t
PDI
注意：
1.输入比特被编号为0至n-1 。
7
和D
8
分别对应于n = 8和n = 9
图1.复位
5.36
5
QQ：2881677436 复制
