HIGH -SPEED 3.3V 256K ×18
异步双端口
静态RAM
特点
◆
◆
IDT70V631S
◆
◆
◆
◆
◆
◆
功能框图
UB
L
LB
L
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速存取
- 商用10/ 12 / 15ns的（最大）
- 工业：为12ns （最大）
双芯片能够允许深度扩展，而不
外部逻辑
IDT70V631轻松扩展数据总线宽度为36位或
更多使用主/从选择当级联多
一个以上的设备
M / S = V
IH
为
忙
输出标志法师，
M / S = V
IL
为
忙
输入从机上
忙碌而中断标志
片上的端口仲裁逻辑
全片上硬件支持信号量的信号
端口之间
◆
◆
◆
◆
◆
◆
◆
从任何一个端口完全异步操作
对于复用总线和总线独立控制字节
匹配的兼容性
支持JTAG功能符合IEEE 1149.1
- 由于有限的引脚数， JTAG是不支持
128引脚TQFP封装。
LVTTL兼容，单3.3V （ ± 150mV的）电源供应
CORE
LVTTL兼容，可选择的3.3V （ ± 150mV的） /2.5V （ ± 100mV的）
每个端口上的电源为I / O和控制信号
采用128引脚薄型四方扁平封装， 208球精
间距球栅阵列，以及256球的球栅阵列
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
对于选定的速度
UB
R
LB
R
R/
W
L
B
E
0
L
B
E
1
L
B
E
1
R
B
E
0
R
R/
W
R
CE
0L
CE
1L
CE
0 R
CE
1 R
OE
L
Dout0-8_L
Dout9-17_L
Dout0-8_R
Dout9-17_R
OE
R
256K ×18
内存
ARRAY
I / O
0L
- I / O
17L
Din_L
Din_R
I / O
0R
- I / O
17R
A
17L
A
0L
地址
解码器
ADDR_L
ADDR_R
地址
解码器
A
17R
A
0R
OE
L
CE
0L
CE
1L
读/写
L
忙
L
SEM
L
INT
L
仲裁
打断
SEMAPHORE
逻辑
OE
R
CE
0 R
CE
1 R
读/写
R
忙
R
M / S
SEM
R
INT
R
TDI
TDO
JTAG
TMS
TCK
TRST
5622 DRW 01
注意事项：
1.
忙
是输入为从机（M / S = V
IL
），并且当它是一个主站（ M / S = V输出
IH
).
2.
忙
和
INT
都是非三态图腾柱输出（推挽式） 。
2003年10月
DSC-5622/5
1
2003集成设备技术有限公司
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
该IDT70V631是一个高速256K ×18异步双端口
静态RAM 。该IDT70V631被设计为用作一个独立的
4608K位的双端口RAM或作为一个组合主/从双核
端口RAM用于36位或更多的字系统。采用IDT MASTER /
在36位或更广泛的存储系统SLAVE双口RAM的方法
应用结果在全速无错操作，而不需要
额外的分立逻辑。
该器件提供了独立控制两个独立的端口，
描述
地址和I / O引脚，允许自主，异步访问
读或写操作的任何位置在存储器中。自动断电
功能由芯片控制的实现（不管是
CE
0
或CE
1
）允许
芯片上的每个端口电路进入一个极低的待机功耗模式。
在70V631可以支持3.3V或2.5V的工作电压
在一个或两个端口，由OPT管脚控制。对于电源
该装置的核心（Ⅴ
DD
）保持在3.3V 。
销刀豆网络gurations
(1,2,3,4)
09/30/03
1
I / O
9L
2
NC
3
V
SS
4
TDO
5
NC
6
A
16L
7
A
12L
8
A
8 L
9
NC
10 11
V
DD
12
INT
L
13 14
A
4L
A
0L
15
选择
L
16 17
NC
V
SS
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
SEM
L
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
NC
V
SS
NC
TDI
A
17 L
A
13L
A
9L
NC
CE
0L
V
SS
忙
L
A
5L
A
1L
V
SS
V
DDQR
I / O
8L
NC
V
DDQ L
I / O
9R
V
DDQ
V
DD
NC
A
1 4L
A
10L
UB
L
CE
1L
V
SS
R/
W
L
A
6
L
A
2L
V
DD
I / O
8R
NC
V
SS
NC
V
SS
I / O
10L
NC
A
1 5L
A
11L
A
7L
LB
L
V
DD
OE
L
NC
A
3L
V
DD
NC
V
DDQ L
I / O
7L
I / O
7R
I / O
11L
NC
V
DDQ
I / O
10R
I / O
6L
NC
V
SS
NC
V
DDQ L
I / O
11R
NC
V
SS
V
SS
I / O
6R
NC
V
DDQ
NC
V
SS
I / O
1 2L
NC
NC
V
DDQL
I / O
5L
NC
V
DD
NC
V
DDQR
I / O
12R
70V631BF
BF-208
(5)
208球BGA
顶视图
(6)
V
DD
NC
V
SS
I / O
5R
V
DDQ L
V
DD
V
SS
V
SS
V
S S
V
DD
V
SS
V
DDQ
I / O
14R
V
SS
I / O
13R
V
SS
I / O
3R
V
DDQ L
I / O
4R
V
SS
NC
I / O
14L
V
DDQ
I / O
13L
NC
I / O
3L
V
SS
I / O
4 L
V
DDQ L
NC
I / O
15R
V
SS
V
SS
NC
I / O
2R
V
DDQR
NC
V
SS
NC
I / O
15L
I / O
1R
V
DDQ L
NC
I / O
2L
I / O
16R
I / O
16L
V
DDQ
NC
TRST
A
16R
A
1 2R
A
8 R
NC
V
DD
SEM
R
INT
R
A
4R
NC
I / O
1L
V
SS
NC
V
SS
NC
I / O
17R
TCK
A
1 7R
A
13R
A
9R
NC
CE
0R
V
SS
忙
R
R/
W
R
A
5R
A
1R
V
SS
V
DDQL
I / O
0R
V
DDQ
NC
I / O
17L
V
DDQL
TMS
NC
A
14R
A
10R
UB
R
CE
1R
V
SS
A
6R
A
2R
V
SS
NC
V
SS
NC
V
SS
NC
V
DD
NC
A
15R
A
11R
A
7R
LB
R
V
DD
OE
R
M/
S
A
3R
A
0R
V
DD
选择
R
NC
I / O
0 L
5622 TBL 02B
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V ，如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须接地。
4.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
2
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
销刀豆网络gurations
(1,2,3,4,7)
（续）
09/30/03
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
UB
L
LB
L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
SEM
L
OE
L
读/写
L
忙
L
INT
L
NC
A
6L
A
5L
A
4L
A
3L
A
2L
A
14L
A
15L
A
16L
A
17L
IO
9L
IO
9R
V
DDQL
V
SS
IO
10L
IO
10R
V
DDQR
V
SS
IO
11L
IO
11R
IO
12L
IO
12R
V
DD
V
DD
V
SS
V
SS
IO
13R
IO
13L
IO
14R
IO
14L
IO
15R
IO
15L
V
DDQL
V
SS
IO
16R
IO
16L
V
DDQR
V
SS
IO
17R
IO
17L
A
17R
A
16R
A
15R
A
14R
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
70V631PRF
PK-128
(5)
128引脚TQFP
顶视图
(6)
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
A
1L
A
0L
选择
L
V
SS
IO
8L
IO
8R
NC
V
SS
V
DDQL
IO
7L
IO
7R
V
SS
V
DDQR
IO
6L
IO
6R
IO
5L
IO
5R
V
DD
V
DD
V
SS
V
SS
IO
4R
IO
4L
IO
3R
IO
3L
IO
2R
IO
2L
V
SS
V
DDQL
IO
1R
IO
1L
V
SS
V
DDQR
IO
0R
IO
0L
选择
R
A
0R
A
1R
.
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
UB
R
LB
R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
SEM
R
OE
R
读/写
R
忙
R
INT
R
M / S
A
6R
A
5R
A
4R
A
3R
A
2R
5622 DRW 02A
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V ，如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须接地。
4.包体约为14毫米X 20毫米X 1.4毫米。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
7.由于引脚的数量有限， JTAG不支持中的PK -128封装。
3
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
引脚配置
(1,2,3,4)
（续）
70V631BC
BC-256
(5)
256引脚BGA
顶视图
(6)
09/30/03
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
NC
B1
TDI
B2
NC
B3
A
17L
B4
A
14L
B5
A
11L
B6
A
8L
B7
NC
B8
CE
1L
B9
OE
L
B10
INT
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
NC
C1
NC
C2
TDO
C3
NC
C4
A
15L
C5
A
12L
C6
A
9L
C7
UB
L
C8
CE
0L
读/写
L
C9
C10
NC
C11
A
4L
C12
A
1L
C13
NC
C14
NC
C15
NC
C16
NC
D1
I / O
9L
D2
V
SS
D3
A
16L
D4
A
13L
D5
A
10L
D6
A
7L
D7
NC
D8
LB
L
D9
SEM
L
忙
L
D10
D11
A
6L
D12
A
3L
D13
选择
L
D14
NC
D15
I / O
8L
D16
NC
E1
I / O
9R
E2
NC
E3
V
DD
E4
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
E5
E6
E7
E8
E9
E10
E11
E12
V
DD
E13
NC
E14
NC
E15
I / O
8R
E16
I / O
10R
I / O
10L
F1
F2
NC
F3
V
DDQL
F4
V
DD
F5
V
DD
F6
V
SS
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
F12
F13
NC
F14
I / O
7L
F15
I / O
7R
F16
I / O
11L
G1
NC
G2
I / O
11R
V
DDQL
G3
G4
V
DD
G5
V
SS
G6
V
SS
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
G12
V
DDQR
G13
I / O
6R
G14
NC
G15
I / O
6L
G16
NC
H1
NC
H2
I / O
12L
H3
V
DDQR
H4
V
SS
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
5L
H13
H14
NC
H15
NC
H16
NC
J1
I / O
12R
J2
NC
J3
V
DDQR
J4
V
SS
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
J13
NC
J14
NC
J15
I / O
5R
J16
I / O
13L
I / O
14R
I / O
13R
V
DDQL
K1
K2
K3
K4
V
SS
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
V
SS
K12
V
DDQR
I / O
4R
I / O
3R
K13
K14
K15
I / O
4L
K16
NC
L1
NC
L2
I / O
14L
V
DDQL
L3
L4
V
SS
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
L13
NC
L14
NC
L15
I / O
3L
L16
I / O
15L
M1
NC
M2
I / O
15R
V
DDQR
M3
M4
V
DD
M5
V
SS
M6
V
SS
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
2L
M13
M14
NC
M15
I / O
2R
M16
I / O
16R
I / O
16L
N1
N2
NC
N3
V
DDQR
N4
V
DD
N5
V
DD
N6
V
SS
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
N12
V
DDQL
I / O
1R
N13
N14
I / O
1L
N15
NC
N16
NC
P1
I / O
17R
P2
NC
P3
V
DD
P4
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P5
P6
P7
P8
P9
P10
P11
P12
V
DD
P13
NC
P14
I / O
0R
P15
NC
P16
NC
R1
I / O
17L
TMS
R2
R3
A
16R
R4
A
13R
R5
A
10R
R6
A
7R
R7
NC
R8
LB
R
R9
SEM
R
忙
R
R10
R11
A
6R
R12
A
3R
R13
NC
R14
NC
R15
I / O
0L
R16
NC
T1
NC
T2
TRST
T3
NC
T4
A
15R
T5
A
12R
T6
A
9R
T7
UB
R
T8
CE
0R
读/写
R
T9
T10
M / S
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
A
17R
A
14R
A
11R
A
8R
NC
CE
1R
OE
R
INT
R
A
5R
A
2R
A
0R
NC
NC
5622 DRW 02C
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须连接到接地电源。
4.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
,
4
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
引脚名称
左侧端口
CE
0L
,
CE
1L
读/写
L
OE
L
A
0L
- A
17L
I / O
0L
- I / O
17L
SEM
L
INT
L
忙
L
UB
L
LB
L
V
DDQL
选择
L
M / S
V
DD
V
SS
TDI
TDO
TCK
TMS
TRST
正确的端口
CE
0R
,
CE
1R
读/写
R
OE
R
A
0R
- A
17R
I / O
0R
- I / O
17R
SEM
R
INT
R
忙
R
UB
R
LB
R
V
DDQR
选择
R
芯片使
读/写使能
OUTPUT ENABLE
地址
数据输入/输出
信号灯启用
中断标志
忙标志
高字节选择
低字节选择
电源（ I / O总线） （ 3.3V或2.5V ）
(1)
选项用于选择V
DDQX
(1,2)
主机或从机选择
电源（ 3.3V ）
(1)
地（ 0V ）
测试数据输入
测试数据输出
测试逻辑时钟（ 10MHz时）
测试模式选择
复位（初始化TAP控制器）
5622 TBL 01
名字
注意事项：
1. V
DD
， OPT
X
和V
DDQX
必须先设置为合适的工作水平
将输入的I / O
X
.
2. OPT
X
选择工作电压电平为在该端口上的输入/输出和控制。
如果OPT
X
被设定为V
IH
（ 3.3V ） ，那么该端口的I / O和控制将工作在3.3V
水平和V
DDQX
必须在3.3V供电。如果OPT
X
被设定为V
IL
（0V ），则该
端口的I / O和控制将在2.5V的水平和V操作
DDQX
必须提供
在2.5V 。在OPT管脚是相互独立的另一个，两个端口可以操作
在3.3V的水平，既可以在2.5V电平工作，或一方可工作在3.3V
与其他在2.5V 。
5
HIGH -SPEED 3.3V 256K ×18
异步双端口
静态RAM
特点
◆
◆
IDT70V631S
◆
◆
◆
◆
◆
◆
功能框图
UB
L
LB
L
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速存取
- 商用10/ 12 / 15ns的（最大）
- 工业：为12ns （最大）
双芯片能够允许深度扩展，而不
外部逻辑
IDT70V631轻松扩展数据总线宽度为36位或
更多使用主/从选择当级联多
一个以上的设备
M / S = V
IH
为
忙
输出标志法师，
M / S = V
IL
为
忙
输入从机上
忙碌而中断标志
片上的端口仲裁逻辑
全片上硬件支持信号量的信号
端口之间
◆
◆
◆
◆
◆
◆
◆
从任何一个端口完全异步操作
对于复用总线和总线独立控制字节
匹配的兼容性
支持JTAG功能符合IEEE 1149.1
- 由于有限的引脚数， JTAG是不支持
128引脚TQFP封装。
LVTTL兼容，单3.3V （ ± 150mV的）电源供应
CORE
LVTTL兼容，可选择的3.3V （ ± 150mV的） /2.5V （ ± 100mV的）
每个端口上的电源为I / O和控制信号
采用128引脚薄型四方扁平封装， 208球精
间距球栅阵列，以及256球的球栅阵列
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
对于选定的速度
UB
R
LB
R
R/
W
L
B
E
0
L
B
E
1
L
B
E
1
R
B
E
0
R
R/
W
R
CE
0L
CE
1L
CE
0 R
CE
1 R
OE
L
Dout0-8_L
Dout9-17_L
Dout0-8_R
Dout9-17_R
OE
R
256K ×18
内存
ARRAY
I / O
0L
- I / O
17L
Din_L
Din_R
I / O
0R
- I / O
17R
A
17L
A
0L
地址
解码器
ADDR_L
ADDR_R
地址
解码器
A
17R
A
0R
OE
L
CE
0L
CE
1L
读/写
L
忙
L
SEM
L
INT
L
仲裁
打断
SEMAPHORE
逻辑
OE
R
CE
0 R
CE
1 R
读/写
R
忙
R
M / S
SEM
R
INT
R
TDI
TDO
JTAG
TMS
TCK
TRST
5622 DRW 01
注意事项：
1.
忙
是输入为从机（M / S = V
IL
），并且当它是一个主站（ M / S = V输出
IH
).
2.
忙
和
INT
都是非三态图腾柱输出（推挽式） 。
2003年10月
DSC-5622/5
1
2003集成设备技术有限公司
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
该IDT70V631是一个高速256K ×18异步双端口
静态RAM 。该IDT70V631被设计为用作一个独立的
4608K位的双端口RAM或作为一个组合主/从双核
端口RAM用于36位或更多的字系统。采用IDT MASTER /
在36位或更广泛的存储系统SLAVE双口RAM的方法
应用结果在全速无错操作，而不需要
额外的分立逻辑。
该器件提供了独立控制两个独立的端口，
描述
地址和I / O引脚，允许自主，异步访问
读或写操作的任何位置在存储器中。自动断电
功能由芯片控制的实现（不管是
CE
0
或CE
1
）允许
芯片上的每个端口电路进入一个极低的待机功耗模式。
在70V631可以支持3.3V或2.5V的工作电压
在一个或两个端口，由OPT管脚控制。对于电源
该装置的核心（Ⅴ
DD
）保持在3.3V 。
销刀豆网络gurations
(1,2,3,4)
09/30/03
1
I / O
9L
2
NC
3
V
SS
4
TDO
5
NC
6
A
16L
7
A
12L
8
A
8 L
9
NC
10 11
V
DD
12
INT
L
13 14
A
4L
A
0L
15
选择
L
16 17
NC
V
SS
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
SEM
L
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
NC
V
SS
NC
TDI
A
17 L
A
13L
A
9L
NC
CE
0L
V
SS
忙
L
A
5L
A
1L
V
SS
V
DDQR
I / O
8L
NC
V
DDQ L
I / O
9R
V
DDQ
V
DD
NC
A
1 4L
A
10L
UB
L
CE
1L
V
SS
R/
W
L
A
6
L
A
2L
V
DD
I / O
8R
NC
V
SS
NC
V
SS
I / O
10L
NC
A
1 5L
A
11L
A
7L
LB
L
V
DD
OE
L
NC
A
3L
V
DD
NC
V
DDQ L
I / O
7L
I / O
7R
I / O
11L
NC
V
DDQ
I / O
10R
I / O
6L
NC
V
SS
NC
V
DDQ L
I / O
11R
NC
V
SS
V
SS
I / O
6R
NC
V
DDQ
NC
V
SS
I / O
1 2L
NC
NC
V
DDQL
I / O
5L
NC
V
DD
NC
V
DDQR
I / O
12R
70V631BF
BF-208
(5)
208球BGA
顶视图
(6)
V
DD
NC
V
SS
I / O
5R
V
DDQ L
V
DD
V
SS
V
SS
V
S S
V
DD
V
SS
V
DDQ
I / O
14R
V
SS
I / O
13R
V
SS
I / O
3R
V
DDQ L
I / O
4R
V
SS
NC
I / O
14L
V
DDQ
I / O
13L
NC
I / O
3L
V
SS
I / O
4 L
V
DDQ L
NC
I / O
15R
V
SS
V
SS
NC
I / O
2R
V
DDQR
NC
V
SS
NC
I / O
15L
I / O
1R
V
DDQ L
NC
I / O
2L
I / O
16R
I / O
16L
V
DDQ
NC
TRST
A
16R
A
1 2R
A
8 R
NC
V
DD
SEM
R
INT
R
A
4R
NC
I / O
1L
V
SS
NC
V
SS
NC
I / O
17R
TCK
A
1 7R
A
13R
A
9R
NC
CE
0R
V
SS
忙
R
R/
W
R
A
5R
A
1R
V
SS
V
DDQL
I / O
0R
V
DDQ
NC
I / O
17L
V
DDQL
TMS
NC
A
14R
A
10R
UB
R
CE
1R
V
SS
A
6R
A
2R
V
SS
NC
V
SS
NC
V
SS
NC
V
DD
NC
A
15R
A
11R
A
7R
LB
R
V
DD
OE
R
M/
S
A
3R
A
0R
V
DD
选择
R
NC
I / O
0 L
5622 TBL 02B
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V ，如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须接地。
4.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
2
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
销刀豆网络gurations
(1,2,3,4,7)
（续）
09/30/03
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
104
103
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
UB
L
LB
L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
SEM
L
OE
L
读/写
L
忙
L
INT
L
NC
A
6L
A
5L
A
4L
A
3L
A
2L
A
14L
A
15L
A
16L
A
17L
IO
9L
IO
9R
V
DDQL
V
SS
IO
10L
IO
10R
V
DDQR
V
SS
IO
11L
IO
11R
IO
12L
IO
12R
V
DD
V
DD
V
SS
V
SS
IO
13R
IO
13L
IO
14R
IO
14L
IO
15R
IO
15L
V
DDQL
V
SS
IO
16R
IO
16L
V
DDQR
V
SS
IO
17R
IO
17L
A
17R
A
16R
A
15R
A
14R
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
70V631PRF
PK-128
(5)
128引脚TQFP
顶视图
(6)
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
A
1L
A
0L
选择
L
V
SS
IO
8L
IO
8R
NC
V
SS
V
DDQL
IO
7L
IO
7R
V
SS
V
DDQR
IO
6L
IO
6R
IO
5L
IO
5R
V
DD
V
DD
V
SS
V
SS
IO
4R
IO
4L
IO
3R
IO
3L
IO
2R
IO
2L
V
SS
V
DDQL
IO
1R
IO
1L
V
SS
V
DDQR
IO
0R
IO
0L
选择
R
A
0R
A
1R
.
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
UB
R
LB
R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
SEM
R
OE
R
读/写
R
忙
R
INT
R
M / S
A
6R
A
5R
A
4R
A
3R
A
2R
5622 DRW 02A
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V ，如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须接地。
4.包体约为14毫米X 20毫米X 1.4毫米。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
7.由于引脚的数量有限， JTAG不支持中的PK -128封装。
3
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
引脚配置
(1,2,3,4)
（续）
70V631BC
BC-256
(5)
256引脚BGA
顶视图
(6)
09/30/03
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
NC
B1
TDI
B2
NC
B3
A
17L
B4
A
14L
B5
A
11L
B6
A
8L
B7
NC
B8
CE
1L
B9
OE
L
B10
INT
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
NC
C1
NC
C2
TDO
C3
NC
C4
A
15L
C5
A
12L
C6
A
9L
C7
UB
L
C8
CE
0L
读/写
L
C9
C10
NC
C11
A
4L
C12
A
1L
C13
NC
C14
NC
C15
NC
C16
NC
D1
I / O
9L
D2
V
SS
D3
A
16L
D4
A
13L
D5
A
10L
D6
A
7L
D7
NC
D8
LB
L
D9
SEM
L
忙
L
D10
D11
A
6L
D12
A
3L
D13
选择
L
D14
NC
D15
I / O
8L
D16
NC
E1
I / O
9R
E2
NC
E3
V
DD
E4
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
E5
E6
E7
E8
E9
E10
E11
E12
V
DD
E13
NC
E14
NC
E15
I / O
8R
E16
I / O
10R
I / O
10L
F1
F2
NC
F3
V
DDQL
F4
V
DD
F5
V
DD
F6
V
SS
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
F12
F13
NC
F14
I / O
7L
F15
I / O
7R
F16
I / O
11L
G1
NC
G2
I / O
11R
V
DDQL
G3
G4
V
DD
G5
V
SS
G6
V
SS
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
G12
V
DDQR
G13
I / O
6R
G14
NC
G15
I / O
6L
G16
NC
H1
NC
H2
I / O
12L
H3
V
DDQR
H4
V
SS
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
5L
H13
H14
NC
H15
NC
H16
NC
J1
I / O
12R
J2
NC
J3
V
DDQR
J4
V
SS
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
J13
NC
J14
NC
J15
I / O
5R
J16
I / O
13L
I / O
14R
I / O
13R
V
DDQL
K1
K2
K3
K4
V
SS
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
V
SS
K12
V
DDQR
I / O
4R
I / O
3R
K13
K14
K15
I / O
4L
K16
NC
L1
NC
L2
I / O
14L
V
DDQL
L3
L4
V
SS
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
L13
NC
L14
NC
L15
I / O
3L
L16
I / O
15L
M1
NC
M2
I / O
15R
V
DDQR
M3
M4
V
DD
M5
V
SS
M6
V
SS
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
2L
M13
M14
NC
M15
I / O
2R
M16
I / O
16R
I / O
16L
N1
N2
NC
N3
V
DDQR
N4
V
DD
N5
V
DD
N6
V
SS
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
N12
V
DDQL
I / O
1R
N13
N14
I / O
1L
N15
NC
N16
NC
P1
I / O
17R
P2
NC
P3
V
DD
P4
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P5
P6
P7
P8
P9
P10
P11
P12
V
DD
P13
NC
P14
I / O
0R
P15
NC
P16
NC
R1
I / O
17L
TMS
R2
R3
A
16R
R4
A
13R
R5
A
10R
R6
A
7R
R7
NC
R8
LB
R
R9
SEM
R
忙
R
R10
R11
A
6R
R12
A
3R
R13
NC
R14
NC
R15
I / O
0L
R16
NC
T1
NC
T2
TRST
T3
NC
T4
A
15R
T5
A
12R
T6
A
9R
T7
UB
R
T8
CE
0R
读/写
R
T9
T10
M / S
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
A
17R
A
14R
A
11R
A
8R
NC
CE
1R
OE
R
INT
R
A
5R
A
2R
A
0R
NC
NC
5622 DRW 02C
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须连接到接地电源。
4.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
,
4
IDT70V631S
高速3.3V 256K ×18异步双端口静态RAM
工业和商业温度范围
引脚名称
左侧端口
CE
0L
,
CE
1L
读/写
L
OE
L
A
0L
- A
17L
I / O
0L
- I / O
17L
SEM
L
INT
L
忙
L
UB
L
LB
L
V
DDQL
选择
L
M / S
V
DD
V
SS
TDI
TDO
TCK
TMS
TRST
正确的端口
CE
0R
,
CE
1R
读/写
R
OE
R
A
0R
- A
17R
I / O
0R
- I / O
17R
SEM
R
INT
R
忙
R
UB
R
LB
R
V
DDQR
选择
R
芯片使
读/写使能
OUTPUT ENABLE
地址
数据输入/输出
信号灯启用
中断标志
忙标志
高字节选择
低字节选择
电源（ I / O总线） （ 3.3V或2.5V ）
(1)
选项用于选择V
DDQX
(1,2)
主机或从机选择
电源（ 3.3V ）
(1)
地（ 0V ）
测试数据输入
测试数据输出
测试逻辑时钟（ 10MHz时）
测试模式选择
复位（初始化TAP控制器）
5622 TBL 01
名字
注意事项：
1. V
DD
， OPT
X
和V
DDQX
必须先设置为合适的工作水平
将输入的I / O
X
.
2. OPT
X
选择工作电压电平为在该端口上的输入/输出和控制。
如果OPT
X
被设定为V
IH
（ 3.3V ） ，那么该端口的I / O和控制将工作在3.3V
水平和V
DDQX
必须在3.3V供电。如果OPT
X
被设定为V
IL
（0V ），则该
端口的I / O和控制将在2.5V的水平和V操作
DDQX
必须提供
在2.5V 。在OPT管脚是相互独立的另一个，两个端口可以操作
在3.3V的水平，既可以在2.5V电平工作，或一方可工作在3.3V
与其他在2.5V 。
5
QQ：2880707522 复制
