64位流，直通
错误检测
和校正单元
集成设备技术有限公司
IDT49C466
IDT49C466A
产品特点：
64位宽流， thruEDC
独立的系统和内存的数据输入/输出总线
- 错误检测时间： 10ns的
- 错误更正时间： 15ns的
所有校正单比特错误;检测所有双位错误
有的多比特错误
读/ 可配置16 -深总线写入FIFO中有标志
可同时校验位的产生和纠正内存
数据
支持部分单词写在字节边界
低噪声输出
先进的错误诊断和错误记录
奇偶校验生成系统数据总线
208引脚塑料四方扁平封装
描述：
该IDT49C466 / 64位流的thruEDC是一个高速
误差检测和校正单元，以确保数据的完整性
在内存系统。流流通的体系结构，具有独立
系统和存储器数据总线，非常适合于流水线
内存系统。
实施改性的汉明码，所述
IDT49C466 / A纠正所有单个位的软硬错误，
检测所有双位错误。读/写的FIFO可以存储
高达16字。 FIFO满和空标志指示
附加的数据是否可被写入或读出的
EDC 。
校验位产生的部分字写上的字节边界
白羊座是支持的IDT49C466 / A 。
诊断功能包括一个校验位寄存器综合征
寄存器，一个4位的错误计数器，该计数器记录最多15个错误，
和错误数据寄存器存储完整的错误数据
字。奇偶可以生成和检查系统上的
公交车由IDT49C466 / A 。
简化功能框图。
诊断
&状态
注册
ERR
梅尔
读缓冲器
16个字BY
64
MD
LATCH
OUT
检查位
比较&
综合征
发电机&
错误
探测器
M
U
X
错误
正确
MD
检查位
发电机
MD
CHK- BIT
LATCH
CBI0-7
M
U
X
MD
LATCH
IN
SD0-63
回写路径
SD
LATCH
IN
写
卜FF器
16个字BY
72
奇偶
GENERATE &
奇偶校验
M
U
X
B
Y
T
E
M
U
X
SD
检查位
发电机
MD0-63
SD
LATCH
OUT
SD
CHK- BIT
LATCH
CBSYN0-7
奇偶
P0-7
2617 DRW 01
IDT标志是注册商标和流thruEDC是为Integrated Device Technology Inc.的商标。
商业温度范围
1996
集成设备技术有限公司
1996年8月
11.7
DSC-2617/9
1
IDT49C466 / A流量， thruEDC
错误检测和校正单位
商业温度范围
引脚说明
引脚名称
数据总线
SD
0-63
I / O
系统数据总线：
是双向64位总线接口到系统或CPU 。当系统输出
ENABLE ，
国有企业
，是高或字节使能， BE
0-7
，为低时，数据可被输入。当系统输出使能，
国有企业
是LOW和字节使能， BE
0-7
，为高电平时， SD总线输出驱动器被启用。
存储器数据总线：
是双向64位总线接口到存储器。在读周期， （
教育部
高）存储器的数据被输入给误差检测和校正。数据在内存中的数据输出
公交车，当
教育部
是低的。
校验位输入：
接口给校验位存储器。
校验位/综合征输出：
当
教育部
为低所产生的校验位输出。当
CBSEL为HIGH和
教育部
为HIGH时，校正子比特输出。该总线为三态时，
教育部
=
1和CBSEL = 0 。
奇偶校验字节0到7 ：
这些引脚的输入校验时，对应的字节使能（ BE ）低
or
国有企业
为高电平，并且被用于产生奇偶错误信号（
PERR
） 。这些引脚输出时，
相应的字节使能（BE ）为高电平和
国有企业
是低的。
系统输出使能：
使系统数据总线输出驱动器，如果对应的字节使能
（ BE
0-7
）为高。
字节使能：
随所用
国有企业
，以使对特定字节的系统数据输出。为
例如，如果BE
1
为高，为1字节的系统数据输出（ SD
8-15
）被启用。在BE
0-7
引脚还
控制字节多路复用器。如果在一个存储器读周期中的特定BE是高电平，则该字节被反馈到
存储器数据总线。这期间，部分字写操作和使用书面修正后的数据回
到存储器中。
存储器输出使能：
低时，使所述存储器数据总线的输出缓冲器（MD）和
CBSYN总线。它也控制CBSYN复用器。当LOW ， checkbits选择， HIGH的时候，
证被选择。
内存中的数据输入锁存使能：
对高至低跳变，锁存器MD和CBI的MD输入
锁存器分别MD校验位锁存器。锁存器是透明的，当MDILE高。
内存中的数据输出锁存使能：
在MD上的输出锁存器锁存数据低到高
过渡
MDOLE
。当
MDOLE
为低电平时， MD输出锁存器是透明的。
系统数据输出锁存使能：
锁存SD输出锁存数据和SD校验字锁
上的低到高的转变
SDOLE
。锁存器是透明的，当
SDOLE
是低的。
系统数据输入锁存使能：
锁定在SD SD输入锁存高至低跳变。
当SDILE为高电平时， SD输入锁存器是透明的。
写FIFO的选择：
高电平时，写入FIFO中被选中。当WBSEL为低电平， SD输入锁存器
被选中。
写FIFO使能：
低电平时，允许的SD数据写入到在SCLK的上升沿写入FIFO中。
写FIFO的读使能：
低电平时，允许数据从写入FIFO中读取的MCLK上升沿
边缘。
复位和引脚选择
（读取和写入FIFO的FIFO ）
RS
1
RS
0
功能
0
0
重置16级深度的FIFO或第8级深度的FIFO
0
1
重设第二个8级深度的FIFO
1
0
选择16级深度的FIFO或第8级深度的FIFO
1
1
选择第二个8级深度的FIFO
2617 TBL 01
I / O
描述
MD
0-63
I / O
CBI
0-7
CBSYN
0-7
I
O
P
0-7
I / O
控制输入
国有企业
I
I
BE
0-7
教育部
I
MDILE
MDOLE
I
I
I
I
I
I
I
I
SDOLE
SDILE
WBSEL
WBEN
WBREN
RS
0-1
11.7
4
IDT49C466 / A流量， thruEDC
错误检测和校正单位
商业温度范围
引脚说明
（续）
引脚名称
RBSEL
RBEN
I / O
I
I
I
I
I
描述
读FIFO选择：
HIGH的时候，读FIFO选择（数据通过读取FIFO ，不是MD输出
锁存器） 。当低，在MD输出锁存器被选中。
读FIFO使能：
低电平时，允许数据被写入到FIFO的读出上的低到高
内存时钟过渡。
读FIFO使能：
低电平时，允许数据从读FIFO读的低到高
SCLK的转变
校验字综合征输出使能：
控制CBSYN输出buffer.When高，缓冲区
启用。当CBSEL为低，
教育部
控制所述缓冲器。
模式使能输入：
LOW时， SD
0-15
被装入的EDC模式寄存器上的低到高
在SCLK的转变。该引脚必须保持为低电平整个SCLK高电平期间，如图
4.
显存频率：
在MCLK的低到高的转变，内存中的数据写入FIFO读
当
RBEN
为LOW 。数据从写FIFO时读
WBREN
为低，在低到高
MCLK的过渡。
系统时钟：
在SCLK的低电平至高电平转换，数据从FIFO读取时读取
RBREN
为LOW 。该系统数据总线上的数据被写入到写FIFO时
WBEN
是低
SCLK的低到高的转变。时钟到数据模式寄存器时，
MEN
是低的。
证候时钟：
用于加载诊断寄存器。当发生错误时，错误计数器
递增的SYNCLK上升沿（最多15个错误）。在诊断复位后的第一个错误，
SYNCLK上升沿时钟到数据位检查，证，错误类型和错误数据寄存器。一
的证登记有新的数据在时钟的每个SYNCLK上升沿。
写FIFO空标志：
LOW时，表明写FIFO为空。复位后，
WBEF
变低。
写FIFO满标志：
LOW时，表明写FIFO已满。复位后，
WBFF
变高。
读FIFO空标志：
低电平时，表示该读FIFO是空的。复位后，
RBEF
变低。
读FIFO半满标志：
低电平时，表示有在16 8或更多个数据字（
深构型） ，或四个或在读取FIFO中多个数据字（在双通道8深构型） 。该
标志将返回高电平时小于8 （或4 ）的数据字是在FIFO中。
读FIFO满标志：
低电平时，表示该读FIFO已满。复位后，
RBFF
变高。
错误标志：
当
ERR
为低时，表示一个数据错误。该
ERR
是不是内部锁存。
多个错误标志：
当
梅尔
为低，则指示的多个数据错误。该
梅尔
不会被锁存
在内部。
奇偶校验错误标志：
低电平时，表示对系统数据总线输入到奇偶校验错误。
电源电压。
地面上。
2617 TBL 02
RBREN
CBSEL
MEN
时钟输入
MCLK
I
SCLK
I
Synclk
I
状态输出
WBEF
O
O
O
O
WBFF
RBEF
RBHF
RBFF
ERR
梅尔
O
O
O
O
P
P
PERR
电源
V
CC
GND
11.7
5
