集成
电路
系统公司
ICS951402
超前信息
可编程定时控制中心为P4 处理器
推荐应用：
ATI芯片组， P4系统，巴尼亚斯系统
输出特点：
2 - 微分CPUCLKs对（差动电流模式）
1 - SDRAM的3.3V @
8 - PCI @ 3.3V （可选择33/66兆赫） （ 2自由运行）
2 - AGP @ 3.3V
2-为48MHz ， 3.3V @定。
1 - 24 / 48MHz的，由我@ 3.3V可选
2
C
（默认为24MHz ）
3- REF @ 3.3V ， 14.318MHz 。
特点/优势：
支持Intel Banias的电源管理功能
可编程输出频率，分频比，输出上升/
下降时间，输出偏斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
支持扩频降低EMI ;默认值是
扩频ON 。
引脚配置
VDDref
FS0/REF0
FS1/REF1
FS2/REF2
GNDREF
X1
X2
GND
VDD
* VttPWR_GD / PD ＃
PCI66/33#_SEL
PCI_STOP ＃ *
VDDpci
FS3/PCICLK_F0
FS4/PCICLK_F1
PCICLK0
PCICLK1
GNDPCI
VDDpci
PCICLK2
PCICLK3
PCICLK4
PCICLK5
GNDPCI
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDSDR
SDRAM_out
GNDSDR
CPU_STOP ＃ *
CPUCLKT1
CPUCLKC1
VDDcpu
GNDCPU
CPUCLKT0
CPUCLKC0
IREF
GND
AVDD
SCLK
SDATA
GNDAGP
AGPCLK0
AGPCLK1
VddAGP
AVDD48
48MHz_0
48MHz_1
24_48MHz/SEL24_48#MHz**
GND48
48引脚TSSOP & SSOP
*这些输入有120K上拉至VDD 。
**这些输入有120K下拉至GND 。
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz的（0： 1）
24_48MHz
歪斜的要求
PCI - PCI
AGP- AGP
CPU ， AGP
CPU -PCI
3
ICS951402
<±350ps
<±350ps
<±500ps
<±500ps
<±1ns
<±1ns
REF（ 2：0 ）
中央处理器
Divder
停止
2
2
CPUCLKT （1： 0）
CPUCLKC （1： 0）
AGP -PCI
AGP领先
CPU -SDRAM
SDATA
SCLK
FS（ 4：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
PD ＃ / VTT_PWRGD
PCI66/33#SEL
24_48SEL#
SDRAM
控制
逻辑
PCI
Divder
停止
1
SDRAM_out
电源组
6
PCICLK （ 5:0）
PCICLK_F （1： 0）
CONFIG 。
注册。
2
AGP
Divder
2
AGP （1： 0）
I REF
VDDCPU = CPU
VDDPCI = PCICLK_F ， PCICLK
VDDSD = SDRAM
AVDD48 =为48MHz ， 24MHz的，固定的PLL
AVDD =模拟核心PLL
VDDAGP = AGP
VDDREF = XTAL与REF
0660—05/05/05
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
集成
电路
系统公司
ICS951402
超前信息
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
引脚名称
VDDref
FS0/REF0
FS1/REF1
FS2/REF2
GNDREF
X1
X2
GND
VDD
* VttPWR_GD / PD ＃
TYPE
PWR
I / O
I / O
I / O
PWR
IN
OUT
PWR
PWR
IN
描述
参考文献， XTAL电源，标称3.3V
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
接地引脚REF输出。
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚。
供电，标称3.3V
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通
当锁存器的输入是有效的，并准备进行采样。这是一
活跃的高投入。 /异步主动用低功率输入引脚
断器件进入低功耗状态。
选择所有PCI时钟频率为33MHz的或66MHz的。 0 = 33Mhz的， 1
= 66MHz的
当停止除了PCICLK_F时钟的所有PCICLKs逻辑0电平，
输入低
电源为PCI时钟，标称3.3V
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚输出的PCI
电源为PCI时钟，标称3.3V
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚输出的PCI
接地引脚为48MHz的输出
24 / 48MHz的输出24 / 48MHz的时钟输出/锁存选择输入。
0 =为48MHz ， 1 = 24MHz的。
48MHz的时钟输出。
48MHz的时钟输出。
模拟电源为48MHz的输出和固定PLL内核，标称3.3V
电源为AGP时钟，标称3.3V
AGP时钟输出
AGP时钟输出
接地引脚输出的AGP
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
3.3V模拟电源引脚核心PLL
接地引脚。
该引脚建立基准电流的差分电流 -
模式输出对。该引脚需要一个固定的精密电阻连接到
地面，以便建立相应的电流。 475欧姆的
标准值。
的差分对CPU输出互补时钟。这个时钟是180
度的相位与SDRAM时钟。
的差分对CPU输出真实时钟。这个时钟是同相的
SDRAM时钟
接地引脚CPU输出
供应CPU时钟，标称3.3V
的差分对CPU输出互补时钟。这个时钟是180
度的相位与SDRAM时钟。
的差分对CPU输出真实时钟。这个时钟是同相的
SDRAM时钟
停止所有CPUCLK除了自由运行的时钟
接地引脚SDRAM输出。
种子SDRAM时钟输出的外部缓冲器
供应SDRAM时钟，标称3.3V 。
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
PCI66/33#_SEL
PCI_STOP ＃ *
VDDpci
FS3/PCICLK_F0
FS4/PCICLK_F1
PCICLK0
PCICLK1
GNDPCI
VDDpci
PCICLK2
PCICLK3
PCICLK4
PCICLK5
GNDPCI
GND48
24_48MHz/SEL24_48#MHz**
48MHz_1
48MHz_0
AVDD48
VddAGP
AGPCLK1
AGPCLK0
GNDAGP
SDATA
SCLK
AVDD
GND
IREF
IN
IN
PWR
I / O
I / O
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
I / O
OUT
OUT
PWR
PWR
OUT
OUT
PWR
I / O
IN
PWR
PWR
OUT
39
40
41
42
43
44
45
46
47
48
0660—05/05/05
CPUCLKC0
CPUCLKT0
GNDCPU
VDDcpu
CPUCLKC1
CPUCLKT1
CPU_STOP ＃ *
GNDSDR
SDRAM_out
VDDSDR
OUT
OUT
PWR
PWR
OUT
OUT
IN
PWR
OUT
PWR
2
QQ：2880707522 复制
