集成
电路
系统公司
ICS950910
可编程定时控制中心为P4
推荐应用：
威盛P4X / P4M / KT / KN266 / 333芯片组的风格。
输出特点：
1 - 对差分CPU时钟@ 3.3V （ CK408 ） /
1 - 对差分漏极开路CPU时钟（ K7 ）
1 - 对差分推挽CPU_CS时钟@ 2.5V
3 - AGP @ 3.3V
7 - PCI 3.3V @
1 - 为48MHz @ 3.3V固定
1 - 24_48MHz @ 3.3V
2 - REF @ 3.3V ， 14.318MHz
关键的特定连接的阳离子：
CPU_CS - CPUT / C： < ± 250PS
CPU_CS - AGP ： < ± 250PS
CPU - DDR ： < ± 250PS
PCI - PCI ： <500ps
CPU - PCI ：最小= 1.0ns ，典型值= 2.0ns ，最高= 4.0ns
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
DDR输出缓冲支持高达200MHz 。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
使用外部14.318MHz晶振。
频率表
Bit2
Bit7
FS3
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Bit6
FS2
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
Bit5
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Bit4
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
105.00
140.00
210.00
174.99
80.00
106.66
160.00
133.33
100.00
133.33
200.00
166.66
100.00
133.33
200.00
166.66
AGP
兆赫
70.00
70.00
70.00
70.00
53.34
53.34
53.34
53.34
66.67
66.67
66.67
66.67
66.67
66.67
66.67
66.67
PCI
兆赫
35.00
35.00
35.00
35.00
26.66
26.66
26.66
26.66
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
流传％
引脚配置
* FS0 / REF0 1
GND 2
X1 3
X2 4
VDDAGP 5
* MODE / AGPCLK0 6
* SEL_408 / K7 / AGPCLK1 7
* （ PCI_STOP ＃ ） AGPCLK2 8
GNDAGP 9
** FS1 / PCICLK_F 10
*** PCICLK1 11
GNDPCI 13
PCICLK3 14
PCICLK4 15
VDDPCI 16
PCICLK5 17
* （ CLK_STOP ＃ ） PCICLK6 18
GND48 19
* FS3 / 48MHz的20
56 VTT_PWRGD ＃ ** / REF1
55 VDDREF
54 GND
53 CPUCLKT / CPUCLKODT
52 CPUCLKC / CPUCLKODC
51 VDDCPU3.3
50 VDDCPU2.5
49 CPUC_CS
48 CPUT_CS
47 GND
46 FBOUT
ICS950910
* MULTSEL / PCICLK2 12
45 BUF_IN
44 DDRT0
43 DDRC0
42 DDRT1
41 DDRC1
40 VDD2.5
39 GND
38 DDRT2
37 DDRC2
36 DDRT3
35 DDRC3
34 VDD2.5
33 GND
32 DDRT4
31 DDRC4
30 DDRT5
29 DDRC5
MULTISEL0
董事会目标
跟踪/术语Z-
50欧姆
50欧姆
参考R，
IREF =
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
产量
当前
IOH = 4 * I REF
IOH = 6 * I REF
VOH @ Z
* FS2 / 24_48MHz 21
AVDD48 22
VDD 23
GND 24
IREF 25
* （ PD ＃ ） RESET ＃ 26
SCLK 27
SDATA 28
0
1
1.0V @ 50
0.7V @ 50
56-SSOP
*内部上拉电阻
**内部下拉电阻
***一个120K的下拉电阻到GND ，需要在该引脚。
0735A—03/18/04
集成
电路
系统公司
ICS950910
概述
该
ICS950910
对于使用VIA P4X / P4M / KT / KN266 / 333芯片组的风格与桌面设计的单芯片时钟解决方案
PC133和DDR内存。
该
ICS950910
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
框图
FBOUT
电源组
引脚数
VDD
55
5
16
22
23
34, 40
50
51
0735A—03/18/04
GND
2
9
13
19
24
33, 39
47
54
描述
XTAL ，参考
AGP [0： 2] ，CPU的数字，CPU的锁相环
PCI [0： 4] ， PCI_F输出
为48MHz ，数字修复，修复模拟
主时钟， CPU模拟
DDR输出
2.5V CPUT / C_CS输出
3.3V CPUT / C & CPUOD_T / C
2
集成
电路
系统公司
ICS950910
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
针
名字
*FS0/REF0
GND
X1
X2
VddAGP
*MODE/AGPCLK0
*SEL_408/K7/AGPCLK1
*(PCI_STOP#)AGPCLK2
GNDAGP
**FS1/PCICLK_F
***PCICLK1
*MULTSEL/PCICLK2
GNDPCI
PCICLK3
PCICLK4
VDDpci
PCICLK5
*(CLK_STOP#)PCICLK6
GND48
*FS3/48MHz
*FS2/24_48MHz
AVDD48
VDD
GND
IREF
针
TYPE
I / O
PWR
IN
OUT
PWR
I / O
I / O
I / O
PWR
I / O
I / O
I / O
PWR
OUT
OUT
PWR
OUT
＃不适用
PWR
I / O
I / O
PWR
PWR
PWR
OUT
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
接地引脚。
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
电源为AGP时钟，标称3.3V
功能选择锁存输入引脚， 1 =桌面模式， 0 =移动模式/ AGP时钟输出。
CPU输出类型选择锁存输入引脚0 = K7 ， 1 = CK408 / AGP时钟输出。
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入为低电平。这
输入由模式选择引脚/ AGP时钟输出激活。
接地引脚输出的AGP
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
内存类型选择锁存输入引脚0 = DDR ， 1 = PC133 SDRAM / 3.3V PCI时钟输出。
3.3V LVTTL输入选择当前乘数CPU输出/ 3.3V PCI时钟
输出。
接地引脚输出的PCI
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
PCI时钟输出。
＃不适用
接地引脚为48MHz的输出
频率选择锁存输入引脚/固定48MHz的时钟输出。 3.3V
频率选择锁存输入引脚/固定24或48MHz的时钟输出。 3.3V 。
模拟电源为48MHz的输出和固定PLL内核，标称3.3V
供电，标称3.3V
接地引脚。
该引脚建立基准电流的差分电流模式输出对。
该引脚需要一个固定的精密电阻连接到地，以建立
26
* （ PD ＃ ） RESET ＃
I / O
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。该输入是通过模式选择引脚/实时激活
系统复位信号的频率传动比的改变或看门狗定时器
超时。这个信号是低有效。
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
27
28
SCLK
SDATA
IN
I / O
*内部上拉电阻
**内部下拉电阻
***一个120K的下拉电阻到GND ，需要在该引脚。
0735A—03/18/04
3
集成
电路
系统公司
ICS950910
引脚说明（续）
针
#
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
针
名字
DDRC5
DDRT5
DDRC4
DDRT4
GND
VDD2.5
DDRC3
DDRT3
DDRC2
DDRT2
GND
VDD2.5
DDRC1
DDRT1
DDRC0
DDRT0
BUF_IN
FBOUT
GND
CPUT_CS
CPUC_CS
VDDCPU2.5
VDDCPU3.3
CPUCLKC / CPUCLKODC
针
TYPE
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
IN
OUT
PWR
OUT
OUT
PWR
PWR
OUT
描述
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
接地引脚。
供电，标称2.5V
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
接地引脚。
供电，标称2.5V
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
输入缓冲器存储器输出。
内存反馈输出。
接地引脚。
的差分对2.5V推挽CPU输出真实时钟。
的差分对2.5V推挽CPU输出Complimentary"时钟。
电源引脚的CPUCLKs 。 2.5V
电源引脚的CPUCLKs 。 3.3V
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的电压偏压/ "Complementary"时钟
差分对CPU输出。这些漏极开路输出，需要一个外部1.5V上拉/
2.5V的CPU时钟输出。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的电压偏压/ "True"时钟差分对的CPU的
输出。这些漏极开路输出，需要一个外部1.5V上拉/ 2.5V的CPU时钟
输出。
接地引脚。
参考文献， XTAL电源，标称3.3V
这个3.3V的LVTTL输入是用于确定何时锁存器的输入电平敏感频闪
是有效的，并准备进行采样。这是一个低电平有效的输入。 / 14.318兆赫
参考时钟。
53
54
55
56
CPUCLKT / CPUCLKODT
GND
VDDref
Vtt_PWRGD#**/REF1
OUT
PWR
PWR
IN
0735A—03/18/04
4
集成
电路
系统公司
ICS950910
可编程定时控制中心为P4
推荐应用：
威盛P4X / P4M / KT / KN266 / 333芯片组的风格。
输出特点：
1 - 对差分CPU时钟@ 3.3V （ CK408 ） /
1 - 对差分漏极开路CPU时钟（ K7 ）
1 - 对差分推挽CPU_CS时钟@ 2.5V
3 - AGP @ 3.3V
7 - PCI 3.3V @
1 - 为48MHz @ 3.3V固定
1 - 24_48MHz @ 3.3V
2 - REF @ 3.3V ， 14.318MHz
关键的特定连接的阳离子：
CPU_CS - CPUT / C： < ± 250PS
CPU_CS - AGP ： < ± 250PS
CPU - DDR ： < ± 250PS
PCI - PCI ： <500ps
CPU - PCI ：最小= 1.0ns ，典型值= 2.0ns ，最高= 4.0ns
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
DDR输出缓冲支持高达200MHz 。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
使用外部14.318MHz晶振。
频率表
Bit2
Bit7
FS3
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Bit6
FS2
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
Bit5
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Bit4
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
105.00
140.00
210.00
174.99
80.00
106.66
160.00
133.33
100.00
133.33
200.00
166.66
100.00
133.33
200.00
166.66
AGP
兆赫
70.00
70.00
70.00
70.00
53.34
53.34
53.34
53.34
66.67
66.67
66.67
66.67
66.67
66.67
66.67
66.67
PCI
兆赫
35.00
35.00
35.00
35.00
26.66
26.66
26.66
26.66
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
流传％
引脚配置
* FS0 / REF0 1
GND 2
X1 3
X2 4
VDDAGP 5
* MODE / AGPCLK0 6
* SEL_408 / K7 / AGPCLK1 7
* （ PCI_STOP ＃ ） AGPCLK2 8
GNDAGP 9
** FS1 / PCICLK_F 10
*** PCICLK1 11
GNDPCI 13
PCICLK3 14
PCICLK4 15
VDDPCI 16
PCICLK5 17
* （ CLK_STOP ＃ ） PCICLK6 18
GND48 19
* FS3 / 48MHz的20
56 VTT_PWRGD ＃ ** / REF1
55 VDDREF
54 GND
53 CPUCLKT / CPUCLKODT
52 CPUCLKC / CPUCLKODC
51 VDDCPU3.3
50 VDDCPU2.5
49 CPUC_CS
48 CPUT_CS
47 GND
46 FBOUT
ICS950910
* MULTSEL / PCICLK2 12
45 BUF_IN
44 DDRT0
43 DDRC0
42 DDRT1
41 DDRC1
40 VDD2.5
39 GND
38 DDRT2
37 DDRC2
36 DDRT3
35 DDRC3
34 VDD2.5
33 GND
32 DDRT4
31 DDRC4
30 DDRT5
29 DDRC5
MULTISEL0
董事会目标
跟踪/术语Z-
50欧姆
50欧姆
参考R，
IREF =
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
产量
当前
IOH = 4 * I REF
IOH = 6 * I REF
VOH @ Z
* FS2 / 24_48MHz 21
AVDD48 22
VDD 23
GND 24
IREF 25
* （ PD ＃ ） RESET ＃ 26
SCLK 27
SDATA 28
0
1
1.0V @ 50
0.7V @ 50
56-SSOP
*内部上拉电阻
**内部下拉电阻
***一个120K的下拉电阻到GND ，需要在该引脚。
0735A—03/18/04
集成
电路
系统公司
ICS950910
概述
该
ICS950910
对于使用VIA P4X / P4M / KT / KN266 / 333芯片组的风格与桌面设计的单芯片时钟解决方案
PC133和DDR内存。
该
ICS950910
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
框图
FBOUT
电源组
引脚数
VDD
55
5
16
22
23
34, 40
50
51
0735A—03/18/04
GND
2
9
13
19
24
33, 39
47
54
描述
XTAL ，参考
AGP [0： 2] ，CPU的数字，CPU的锁相环
PCI [0： 4] ， PCI_F输出
为48MHz ，数字修复，修复模拟
主时钟， CPU模拟
DDR输出
2.5V CPUT / C_CS输出
3.3V CPUT / C & CPUOD_T / C
2
集成
电路
系统公司
ICS950910
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
针
名字
*FS0/REF0
GND
X1
X2
VddAGP
*MODE/AGPCLK0
*SEL_408/K7/AGPCLK1
*(PCI_STOP#)AGPCLK2
GNDAGP
**FS1/PCICLK_F
***PCICLK1
*MULTSEL/PCICLK2
GNDPCI
PCICLK3
PCICLK4
VDDpci
PCICLK5
*(CLK_STOP#)PCICLK6
GND48
*FS3/48MHz
*FS2/24_48MHz
AVDD48
VDD
GND
IREF
针
TYPE
I / O
PWR
IN
OUT
PWR
I / O
I / O
I / O
PWR
I / O
I / O
I / O
PWR
OUT
OUT
PWR
OUT
＃不适用
PWR
I / O
I / O
PWR
PWR
PWR
OUT
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
接地引脚。
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
电源为AGP时钟，标称3.3V
功能选择锁存输入引脚， 1 =桌面模式， 0 =移动模式/ AGP时钟输出。
CPU输出类型选择锁存输入引脚0 = K7 ， 1 = CK408 / AGP时钟输出。
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入为低电平。这
输入由模式选择引脚/ AGP时钟输出激活。
接地引脚输出的AGP
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
内存类型选择锁存输入引脚0 = DDR ， 1 = PC133 SDRAM / 3.3V PCI时钟输出。
3.3V LVTTL输入选择当前乘数CPU输出/ 3.3V PCI时钟
输出。
接地引脚输出的PCI
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
PCI时钟输出。
＃不适用
接地引脚为48MHz的输出
频率选择锁存输入引脚/固定48MHz的时钟输出。 3.3V
频率选择锁存输入引脚/固定24或48MHz的时钟输出。 3.3V 。
模拟电源为48MHz的输出和固定PLL内核，标称3.3V
供电，标称3.3V
接地引脚。
该引脚建立基准电流的差分电流模式输出对。
该引脚需要一个固定的精密电阻连接到地，以建立
26
* （ PD ＃ ） RESET ＃
I / O
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。该输入是通过模式选择引脚/实时激活
系统复位信号的频率传动比的改变或看门狗定时器
超时。这个信号是低有效。
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
27
28
SCLK
SDATA
IN
I / O
*内部上拉电阻
**内部下拉电阻
***一个120K的下拉电阻到GND ，需要在该引脚。
0735A—03/18/04
3
集成
电路
系统公司
ICS950910
引脚说明（续）
针
#
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
针
名字
DDRC5
DDRT5
DDRC4
DDRT4
GND
VDD2.5
DDRC3
DDRT3
DDRC2
DDRT2
GND
VDD2.5
DDRC1
DDRT1
DDRC0
DDRT0
BUF_IN
FBOUT
GND
CPUT_CS
CPUC_CS
VDDCPU2.5
VDDCPU3.3
CPUCLKC / CPUCLKODC
针
TYPE
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
IN
OUT
PWR
OUT
OUT
PWR
PWR
OUT
描述
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
接地引脚。
供电，标称2.5V
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
接地引脚。
供电，标称2.5V
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
输入缓冲器存储器输出。
内存反馈输出。
接地引脚。
的差分对2.5V推挽CPU输出真实时钟。
的差分对2.5V推挽CPU输出Complimentary"时钟。
电源引脚的CPUCLKs 。 2.5V
电源引脚的CPUCLKs 。 3.3V
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的电压偏压/ "Complementary"时钟
差分对CPU输出。这些漏极开路输出，需要一个外部1.5V上拉/
2.5V的CPU时钟输出。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的电压偏压/ "True"时钟差分对的CPU的
输出。这些漏极开路输出，需要一个外部1.5V上拉/ 2.5V的CPU时钟
输出。
接地引脚。
参考文献， XTAL电源，标称3.3V
这个3.3V的LVTTL输入是用于确定何时锁存器的输入电平敏感频闪
是有效的，并准备进行采样。这是一个低电平有效的输入。 / 14.318兆赫
参考时钟。
53
54
55
56
CPUCLKT / CPUCLKODT
GND
VDDref
Vtt_PWRGD#**/REF1
OUT
PWR
PWR
IN
0735A—03/18/04
4
集成
电路
系统公司
ICS950910
可编程定时控制中心为P4
推荐应用：
威盛P4X / P4M / KT / KN266 / 333芯片组的风格。
输出特点：
1 - 对差分CPU时钟@ 3.3V （ CK408 ） /
1 - 对差分漏极开路CPU时钟（ K7 ）
1 - 对差分推挽CPU_CS时钟@ 2.5V
3 - AGP @ 3.3V
7 - PCI 3.3V @
1 - 为48MHz @ 3.3V固定
1 - 24_48MHz @ 3.3V
2 - REF @ 3.3V ， 14.318MHz
关键的特定连接的阳离子：
CPU_CS - CPUT / C： < ± 250PS
CPU_CS - AGP ： < ± 250PS
CPU - DDR ： < ± 250PS
PCI - PCI ： <500ps
CPU - PCI ：最小= 1.0ns ，典型值= 2.0ns ，最高= 4.0ns
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
DDR输出缓冲支持高达200MHz 。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
使用外部14.318MHz晶振。
频率表
Bit2
Bit7
FS3
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Bit6
FS2
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
Bit5
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Bit4
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
105.00
140.00
210.00
174.99
80.00
106.66
160.00
133.33
100.00
133.33
200.00
166.66
100.00
133.33
200.00
166.66
AGP
兆赫
70.00
70.00
70.00
70.00
53.34
53.34
53.34
53.34
66.67
66.67
66.67
66.67
66.67
66.67
66.67
66.67
PCI
兆赫
35.00
35.00
35.00
35.00
26.66
26.66
26.66
26.66
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0.3 ％传播中心
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
0 - 0.6 ％向下蔓延
流传％
引脚配置
* FS0 / REF0 1
GND 2
X1 3
X2 4
VDDAGP 5
* MODE / AGPCLK0 6
* SEL_408 / K7 / AGPCLK1 7
* （ PCI_STOP ＃ ） AGPCLK2 8
GNDAGP 9
** FS1 / PCICLK_F 10
*** PCICLK1 11
GNDPCI 13
PCICLK3 14
PCICLK4 15
VDDPCI 16
PCICLK5 17
* （ CLK_STOP ＃ ） PCICLK6 18
GND48 19
* FS3 / 48MHz的20
产量
当前
IOH = 4 * I REF
IOH = 6 * I REF
VOH @ Z
56 VTT_PWRGD ＃ ** / REF1
55 VDDREF
54 GND
53 CPUCLKT / CPUCLKODT
52 CPUCLKC / CPUCLKODC
51 VDDCPU3.3
50 VDDCPU2.5
49 CPUC_CS
48 CPUT_CS
47 GND
46 FBOUT
ICS950910
* MULTSEL / PCICLK2 12
45 BUF_IN
44 DDRT0
43 DDRC0
42 DDRT1
41 DDRC1
40 VDD2.5
39 GND
38 DDRT2
37 DDRC2
36 DDRT3
35 DDRC3
34 VDD2.5
33 GND
32 DDRT4
31 DDRC4
30 DDRT5
29 DDRC5
MULTISEL0
董事会目标
跟踪/术语Z-
50欧姆
50欧姆
参考R，
IREF =
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
* FS2 / 24_48MHz 21
AVDD48 22
VDD 23
GND 24
IREF 25
* （ PD ＃ ） RESET ＃ 26
SCLK 27
SDATA 28
0
1
1.0V @ 50
0.7V @ 50
56-SSOP
*内部上拉电阻
**内部下拉电阻
***一个120K的下拉电阻到GND ，需要在该引脚。
0735B—09/21/07
集成
电路
系统公司
ICS950910
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
针
名字
*FS0/REF0
GND
X1
X2
VddAGP
*MODE/AGPCLK0
*SEL_408/K7/AGPCLK1
*(PCI_STOP#)AGPCLK2
GNDAGP
**FS1/PCICLK_F
***PCICLK1
*MULTSEL/PCICLK2
GNDPCI
PCICLK3
PCICLK4
VDDpci
PCICLK5
*(CLK_STOP#)PCICLK6
GND48
*FS3/48MHz
*FS2/24_48MHz
AVDD48
VDD
GND
IREF
针
TYPE
I / O
PWR
IN
OUT
PWR
I / O
I / O
I / O
PWR
I / O
I / O
I / O
PWR
OUT
OUT
PWR
OUT
I / O
PWR
I / O
I / O
PWR
PWR
PWR
OUT
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
接地引脚。
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
电源为AGP时钟，标称3.3V
功能选择锁存输入引脚， 1 =桌面模式， 0 =移动模式/ AGP时钟输出。
CPU输出类型选择锁存输入引脚0 = K7 ， 1 = CK408 / AGP时钟输出。
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入为低电平。这
输入由模式选择引脚/ AGP时钟输出激活。
接地引脚输出的AGP
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
内存类型选择锁存输入引脚0 = DDR ， 1 = PC133 SDRAM / 3.3V PCI时钟输出。
3.3V LVTTL输入选择当前乘数CPU输出/ 3.3V PCI时钟
输出。
接地引脚输出的PCI
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
PCI时钟输出。
停止所有CPU ， DDR / SDRAM和Fb_out分别时钟的逻辑0电平，当输入为低电平。这
输入由模式选择引脚/ PCI时钟输出被激活。
接地引脚为48MHz的输出
频率选择锁存输入引脚/固定48MHz的时钟输出。 3.3V
频率选择锁存输入引脚/固定24或48MHz的时钟输出。 3.3V 。
功率为24 / 48MHz的输出和固定PLL内核，标称3.3V
供电，标称3.3V
接地引脚。
该引脚建立基准电流为CPUCLK的对。该引脚需要一个
固定精密电阻连接到地，以便建立相应的电流。
26
* （ PD ＃ ） RESET ＃
I / O
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。该输入是通过模式选择引脚/实时激活
系统复位信号的频率传动比的改变或看门狗定时器
超时。这个信号是低有效。
对I2C电路可承受5V时钟引脚
数据引脚为I2C电路， 5V容限
27
28
SCLK
SDATA
IN
I / O
*内部上拉电阻
**内部下拉电阻
***一个120K的下拉电阻到GND ，需要在该引脚。
0735B—09/21/07
2
集成
电路
系统公司
ICS950910
引脚说明（续）
针
#
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
针
名字
DDRC5
DDRT5
DDRC4
DDRT4
GND
VDD2.5
DDRC3
DDRT3
DDRC2
DDRT2
GND
VDD2.5
DDRC1
DDRT1
DDRC0
DDRT0
BUF_IN
FBOUT
GND
CPUT_CS
CPUC_CS
VDDCPU2.5
VDDCPU3.3
CPUCLKC / CPUCLKODC
针
TYPE
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
IN
OUT
PWR
OUT
OUT
PWR
PWR
OUT
描述
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
接地引脚。
供电，标称2.5V
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
接地引脚。
供电，标称2.5V
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
"Complimentary"时钟差分对的输出。
"True"时钟差分对的输出。
输入缓冲器存储器输出。
内存反馈输出。
接地引脚。
的差分对2.5V推挽CPU输出真实时钟。
的差分对2.5V推挽CPU输出Complimentary"时钟。
电源引脚的CPUCLKs 。 2.5V
电源引脚的CPUCLKs 。 3.3V
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的电压偏压/ "Complementary"时钟
差分对CPU输出。这些漏极开路输出，需要一个外部1.5V上拉/
2.5V的CPU时钟输出。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的电压偏压/ "True"时钟差分对的CPU的
输出。这些漏极开路输出，需要一个外部1.5V上拉/ 2.5V的CPU时钟
输出。
接地引脚。
参考文献， XTAL电源，标称3.3V
这个3.3V的LVTTL输入是用于确定何时锁存器的输入电平敏感频闪
是有效的，并准备进行采样。这是一个低电平有效的输入。 / 14.318兆赫
参考时钟。
53
54
55
56
CPUCLKT / CPUCLKODT
GND
VDDref
Vtt_PWRGD#**/REF1
OUT
PWR
PWR
IN
0735B—09/21/07
3
集成
电路
系统公司
ICS950910
概述
该
ICS950910
对于使用VIA P4X / P4M / KT / KN266 / 333芯片组的风格与桌面设计的单芯片时钟解决方案
PC133和DDR内存。
该
ICS950910
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
框图
FBOUT
电源组
引脚数
VDD
55
5
16
22
23
34, 40
50
51
0735B—09/21/07
GND
2
9
13
19
24
33, 39
47
54
描述
XTAL ，参考
AGP [0： 2] ，CPU的数字，CPU的锁相环
PCI [0： 4] ， PCI_F输出
为48MHz ，数字修复，修复模拟
主时钟， CPU模拟
DDR / SDR输出
2.5V CPUT / C_CS输出
3.3V CPUT / C & CPUOD_T / C
4
QQ：2880707522 复制
