集成
电路
系统公司
ICS9248-77
频率时序发生器奔腾II系统
概述
该ICS9248-77是一个主时钟合成器芯片奔腾
使用Rambus的DRAM的接口II为基础的系统。该芯片
提供了所需的所有这样的系统中的时钟一起使用时
与直接Rambus的时钟发生器（ DRCG ）芯片，如
该ICS9212-01 。
扩频可以通过驱动扩散＃启用
引脚有效。扩展频谱通常是通过降低系统的EMI
8分贝至10dB 。这简化了EMI认证，而不诉诸
登上设计迭代或昂贵的屏蔽。该
ICS9248-
77
采用专有的闭环设计，紧密
控制散布在处理的比例和
的温度变化。
该CPU / 2时钟输入的DRCG 。
引脚配置
特点
生成下面的系统时钟：
- 3 - 处理器@ 2.5V ，高达150MHz 。
- 3 - IOAPIC @ 2.5V ， PCI或PCI / 2
- 3 - 3V66MHz @ 3.3V 。
- 11 - 的PCI @ 3.3V 。
- 1 - 为48MHz ， 3.3V @定。
- 1 - 24MHz的， @ 3.3V固定。
- 1 - CPU / 2 ， @ 2.5V 。
± 0.25 ％传播中心，或0 -0.5 ％下调蔓延。
使用外部14.318MHz晶振。
48引脚SSOP
* 120K欧姆的上拉至VDD上注明的投入。
框图
关键指标
CPU输出抖动： <250ps
CPU / 2输出抖动。 <250ps
IOAPIC输出抖动： <500ps
为48MHz ， 3V66 ， PCI输出抖动： <500ps
参考输出抖动。 <1000ps
CPU输出偏斜： <175ps
IOAPIC输出偏斜<250ps
PCI输出偏斜： <500ps
3V66输出偏斜<250ps
CPU为3V66输出失调： 0.0 - 1.5ns （ CPU引脚）
3V66到PCI输出偏置： 1.5 - 4.0ns （ 3V66线索）
CPU为IOAPIC输出失调1.5 - 4.0ns （ CPU引出）
9248-77 C版本10/20/99
ICS保留随时修改中确定的设备数据的权利
本出版物，恕不另行通知。 ICS建议其客户
获取所有设备数据的最新版本，以确认任何
信息正在依靠由客户是最新和准确。
ICS9248-77
电源组：
VDDREF ， GNDREF = REF时， X1，X2
GNDPCI ， VDDPCI = PCICLK
VDD66 ， GND66 = 3V66
VDD48 ， GND48 = 48MHz的
VDDCOR ， GNDCOR = PLL内核
VDDLCPU / 2 ， GNDLCPU / 2 = CPU / 2
VDDLIOAPIC ， GNDIOAPIC = IOAPIC
引脚说明
引脚数
引脚名称
1 ， 7 ， 13 ， 19 ， 25 ， 31 GND
2
REF0
REF1
3
SEL24_48
4, 10, 16, 23,
VDD
28, 35
5
X1
6
X2
8
PCICLK_F
FS0
PCICLK1
FS1
PCICLK2
FS2
PCICLK3
FS3
TYPE
PWR
OUT
OUT
IN
PWR
IN
OUT
OUT
IN
OUT
IN
OUT
IN
OUT
IN
OUT
描述
接地引脚
14.318MHz的参考时钟输出电压为3.3V
14.318MHz的参考时钟输出电压为3.3V
逻辑输入选择24或48MHz的引脚26输出
电源引脚3.3V
XTAL_IN 14.318MHz晶振输入
XTAL_OUT晶振输出
自由运行PCI时钟频率为3.3V 。同步于CPU的时钟。不
受PCI_STOP ＃输入。
逻辑 - 输入频率选择
PCI时钟输出电压为3.3V 。同步于CPU的时钟。
逻辑 - 输入频率选择
PCI时钟输出电压为3.3V 。同步于CPU的时钟。
逻辑 - 输入频率选择
PCI时钟输出电压为3.3V 。同步于CPU的时钟。
逻辑 - 输入频率选择
PCI时钟输出电压为3.3V 。同步于CPU的时钟。
9
11
12
14, 15, 17, 18, 20,
PCICLK [ 4:10 ]
21, 22
24
PD ＃
24_48MHz
FREQ_APIC
27
29
30
32, 33, 34
36
37, 38, 40
39
41
42
43
45
44, 46, 47
48
48MHz/SEL_3V66
SCLK
SDATA
3V66[0:2]
GNDLCPU
CPUCLK [0： 2]
VddLCPU
GNDLCPU/2
CPU/2
VDDLCPU/2
GNDLIOAPIC
IOAPIC [0： 2]
VDDLIOAPIC
26
这种异步输入功率下的芯片时，驱动器
IN
活性（低） 。内部的PLL被禁用，所有的输出时钟
保持为低状态。
24或48MHz的输出可选择通过
OUT
SEL24_48 ＃ （ 0 = 48MHz的1 = 24MHz的）
IN
对IOAPIC的频率选择逻辑输入
固定的48MHz的时钟输出。 3.3V /逻辑输入选择
输出/输入
的3V66输出频率
2
IN
我C输入时钟输入
IN
OUT
PWR
OUT
PWR
PWR
OUT
PWR
PWR
OUT
PWR
数据输入I C串行输入。
3.3V时钟输出。这些输出停止时CPU_STOP ＃
被驱动为有效..
接地引脚CPUCLKs
主机总线时钟输出在2.5V 。
电源引脚的CPUCLKs 。 2.5V
接地引脚CPU / 2个时钟。
2.5V输出时钟的1/2的CPU频率。
电源引脚的CPU / 2个时钟。 2.5V
接地引脚IOAPIC输出。
IOAPIC时钟的2.5V 。同步与CPUCLKs
电源引脚的IOAPIC输出。 2.5V 。
2
2
ICS9248-77
频率选择
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
兆赫
105
75
100.3
66.8
110
115
117
120
125
127
133.3
135
137
140
145
150
CPU/2
兆赫
52.5
37.5
50.15
33.4
55
57.5
58.5
60
62.5
63.5
66.5
67.5
68.5
70
72.5
75
PCI
兆赫
35
37.5
33.4
33.4
36.6
38.3
39
40
41.6
42.3
33.3
33.75
34.25
35
36.25
37.5
3V66兆赫
SEL_3V66=0
70
64*
66.6
66.6
64*
64*
64*
64*
64*
64*
66.6
67.5
68.5
70
64*
64*
SEL_3V66=1
70
75
66.6
66.6
73.3
76.6
78
80
83.3
84.6
66.6
67.5
68.5
70
72.5
75
IOAPIC兆赫
FREQ_APIC = 0 FREQ_APCI = 1
17.5
18.75
16.7
16.67
18.3
19.16
19.5
20
20.8
21.16
16.6
16.8
17.125
17.5
18.125
18.75
35
37.5
33.4
33.4
36.6
38.3
39
40
41.6
42.3
33.3
33.75
34.25
35
36.25
37.5
注意：
*这些输出频率是不同步的CPUCLK和不具有扩展频谱调制。
3
ICS9248-77
电源管理功能：
PD ＃
0
1
CPUCLK CPU / 2 IOAPIC
低
ON
低
ON
低
ON
3V66
低
ON
PCI
低
ON
PCI_F
低
ON
REF 。
48MHz
低
ON
OSC
关闭
ON
压控振荡器
关闭
ON
注意：
1.低意味着保持静态低至每延时的要求下页输出。
2，灯亮表示处于活动状态。
3. PD ＃被拉至低电平，影响所有的输出，包括REF和48 MHz的输出。
电源管理要求：
潜伏期
信号
信号状态
1（正常操作）
0 （断电）
的上升沿号
PCICLK
3mS
2max.
PD ＃
注意：
开/关延时的时钟禁用之间自由运行PCICLKs上升沿的数量界定1.时钟变低/
高第一个有效时钟散发出来的设备。
2.启动等待时间，当PWR_DWN ＃变为无效（高电平时的第一个有效时钟从设备dirven来。
4
ICS9248-77
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）字节5
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何写：
控制器（主机）
开始位
地址
D2
(H)
假命令代码
确认
虚拟字节数
确认
BYTE 0
确认
1个字节
确认
2字节
确认
BYTE 3
确认
4个字节
确认
BYTE 5
确认
停止位
ICS （从/接收器）
如何阅读：
控制器（主机）
开始位
地址
D3
(H)
ICS （从/接收器）
确认
确认
字节数
确认
BYTE 0
确认
1个字节
确认
2字节
确认
BYTE 3
确认
4个字节
确认
BYTE 5
确认
停止位
注意事项：
1.
2.
3.
4.
5.
6.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器，用于验证的数据。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从控制器。该
字节必须按顺序访问，从最低到最高字节与停止后的任何完整的字节的能力
已被转移。上面显示的命令代码和字节数必须发送，但数据被忽略的那些
两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
5
QQ：2881677436 复制
