集成
电路
系统公司
ICS91309
高性能通信缓冲区
概述
该
ICS91309
是一款高性能，低偏移，低抖动
零延迟缓冲器。它使用了一个锁相回路（PLL）的
技术来对齐，在两个相位和频率，在REF
输入与CLKOUT信号。它被设计成分配
在通信系统运行高速时钟
速度从10到133兆赫。
该
ICS91309
提供的同步
输入和输出。该同步是通过建立
CLKOUT反馈到PLL的输入。由于歪斜
在输入和输出之间是小于+/- 350 PS，该
部分用作零延迟缓冲器。
ICS91309
有四个输出两行由两个控制
地址线。根据所选择的地址线，
存储体B或两者的银行可以放在一个三态模式。在这
模式下，PLL仍在运行并仅输出缓冲器
被置于高阻抗状态。测试模式启闭
关闭PLL和输入直接连接到输出
缓冲区（见以下表格功能） 。
ICS91309
采用16引脚150密耳SOIC ， SSOP或
4.40毫米TSSOP封装。在没有REF输入的，
该设备将进入省电模式。在这种模式下，
PLL被关断，输出缓冲器被拉低。
掉电模式提供最低的功耗
对于一个备用状态。
特点
零输入 - 输出延迟
频率范围10 - 133兆赫（ 3.3V ）
5V容限输入REF
高环路滤波器的带宽非常适合扩频
应用程序。
小于125 ps的循环周期抖动
歪斜控制输出
可提供16引脚， 150万SSOP ， SOIC & 4.40毫米
TSSOP封装
歪斜：集团对集团： <215 PS
内斜组： <100 PS
商业级温度范围： 0 ° C至+ 70°C
引脚配置
REF
CLKA1
CLKA2
VDD
GND
CLKB1
CLKB2
FS2
1
2
16
15
CLKOUT
CLKA4
CLKA3
VDD
GND
CLKB4
CLKB3
FS1
4
5
6
7
8
ICS91309
3
14
13
12
11
10
9
框图
16引脚SSOP ， SOIC & TSSOP
的功能
FS2 FS1 CLKA （ 1:4） CLKB （ 1:4）的CLKOUT
0
0
1
1
0
1
0
1
三态
驱动的
PLL
绕行
模式
驱动的
三态
三态
PLL旁路
模式
驱动的
驱动的
驱动的
PLL
绕行
模式
驱动的
OUPUT
PLL
来源关机
PLL
N
PLL
N
REF
PLL
Y
N
0093G—02/11/04
ICS91309
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
逻辑输入（ REF除外） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5 V到V
DD
+ 0.5 V
逻辑输入REF 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5V至GND + 5.5 V
工作环境温度。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些
额定值仅应力的规格和装置的这些功能操作或上述任何其他情况
在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件
长时间可能会影响产品的可靠性。
电气特性 - 输入&供应
T
A
= 0 - 70 ℃;电源电压V
DD
= 3.3 V +/-10%
参数
符号
条件
输入高电压
V
IH
输入低电压
V
IL
输入高电流
I
IH
V
IN
= V
DD
I
IL
V
IN
= 0 V
输入低电平电流
输出高电压
Vo
H
Io
H
= -12毫安
输出低电压
Vo
L
Io
L
= 12毫安
工作电源
I
DD
输出空载; REF = 66 MHz的
当前
掉电电流
输入频率
输入电容
1
民
2
典型值
最大
0.8
100
50
0.4
0.1
19
2.4
单位
V
V
uA
uA
V
V
mA
uA
兆赫
pF
30
0.3
10
45
12
133
5
I
DD
F
i
C
IN
REF = 0兆赫
注意事项：
1.通过设计和特性保证，而不是100 ％生产测试。
0093G—02/11/04
3
ICS91309
电气特性 - 输出
T
A
= 0 - 70℃ ; V
DD
= 3.3 V +/- 10 ％ ;
L
= 30 pF（除非另有规定）
参数
输出高电压
输出低电压
上升时间
1
下降时间
PLL锁定时间
1
输出频率
占空比
1
1
1
抖动，周期到周期
抖动，绝对
1
抖动， 1 -Σ
1
1
歪斜，组到组
歪斜，输出至输出
1
歪斜，设备到设备
1
延迟，输入至输出
1
符号
V
OH
V
OL
t
r
t
f
T
LOCK
f
1
f
1
Dt1
Dt2
t
jcyc - 环
TJabs
Tj1s
TSK
TSK
Tdsk - Tdsk
Dr1
条件
I
OH
= -12毫安
I
OL
= 12毫安
测量的0.8 V和2.0 V
测量在2.0 V和0.8 V
稳定的V
DD
，在REF有效的时钟
C
L
= 30 pF的
C
L
= 10 pF的
测得为1.4 V，的F out = 66.7兆赫
测量V
DD
/ 2的F out < 50.0兆赫
测得66.7兆赫，输出装
10000次，C
L
= 30 pF的
10000次，C
L
= 30 pF的
在1.4 V测
测得为1.4 V，在一组
测量V
DD
/ 2 ，在CLKOUT引脚
在1.4 V测
民
2.4
典型值
最大
0.4
1.5
1.5
1
100
133
60
55
125
100
30
215
100
700
700
1.2
1.2
10
10
40
45
-100
50
50
70
14
单位
V
V
ns
ns
mS
兆赫
兆赫
%
%
ps
ps
ps
ps
ps
ps
ps
注意事项：
1.通过设计和特性保证，而不是100 ％生产测试。
0093G—02/11/04
4
ICS91309
输出到输出偏斜
CLKOUT和CLKA / B输出之间的偏移不是动态由PLL调节。由于CLKOUT是
的输入到PLL ，零相位差从REF保持CLKOUT 。如果同样装所有输出，
零相位差将维持从REF到所有输出。
如果应用程序不需要进行任何输出，输出偏斜，所有的输出必须平等地加载。
如果低于CLKOUT加载CLKA / B输出， CLKA / B输出会导致它;如果CLKA / B更加载
比CLKOUT ， CLKA / B将落后于CLKOUT 。
由于CLKOUT和CLKA / B输出是相同的，它们全都起始于相同的时间，但不同的载荷使它们
为具有不同的上升时间和不同的时间交叉的测量阈值。
REF输入和
所有输出
同样装载
REF输入和CLKA / B
输出负载同样，与
CLKOUT装载更多。
REF输入和CLKA / B
输出负载同样，与
CLKOUT加载更少。
0093G—02/11/04
用不同的加载配置时序图
5
QQ：2881677436 复制
