集成
电路
系统公司
L
OW
S
KEW
1, 2
C
LOCK
G
enerator
F
EATURES
?? 20 LVCMOS输出， 7Ω典型的输出阻抗
??输出频率高达250 MHz
?? 150ps的银行倾斜， 200ps的输出250PS多频
歪斜， 650ps部件到部件歪斜
??任何转换差分输入信号（ PECL ， HSTL ， LVDS ）
到LVCMOS电平，无需外部偏置网络
??任何转换单端输入信号电平LVCMOS
与NCLK输入电阻偏置
??任何转换单端输入信号反相LVCMOS
与CLK输入电阻偏置电平
?? LVCMOS / LVTTL控制输入
??银行能逻辑允许停用未使用的银行
在减少扇出的应用
?? 3.3V或3.3V混合输入， 2.5V输出工作
供应模式
?? 48铅低调的QFP （ LQFP ） ，采用7mm x 7mm X 1.4毫米
包体， 0.5毫米封装引线间距
0 ° C至70 ° C的环境工作温度
??可根据要求提供其他鸿沟值
ICS8702
该ICS8702是一个非常低歪斜，
÷1, ÷2
时钟
发生器和HiPerClockS的成员??
HiPerClockS
系列高性能时钟解决方案
从ICS 。该ICS8702被设计为反式
已故任何差分信号电平LVCMOS列弗
ELS 。真实或反相，单端LVCMOS到翻译
可以用在NCLK或CLK电阻偏压来实现
输入端。有效的扇出可以增加
从20到40通过利用该输出来驱动2的能力
一系列的终止线。
G
ENERAL
D
ESCRIPTION
,&6
除法选择输入， DIV_SELx ，控制输出频率
昆西各银行。该输出可以被利用在÷ 1 ，
÷ 2或÷ 1 ÷2模式的组合。该银行启用
输入， BANK_EN0 ：1，支持启用和禁用每个
单独输出库。主复位输入，核磁共振/ OE ，
复位内部分频器并且还控制
启用和禁用同时所有输出。
该ICS8702的特点是在3.3V和3.3V混合输入
电源和2.5V输出电源工作模式。保证
银行，输出，多频和零件到部件歪斜煤焦
Cucumis Sativus查阅全文进行了ICS8702适合那些时钟分布
化应用要求的明确定义的性能和
重复性。
B
LOCK
D
IAGRAM
CLK
NCLK
DIV_SELA
1
0
÷1
÷2
1
0
P
IN
A
SSIGNMENT
GND
QB2
GND
QB3
VDDO
QB4
QC0
VDDO
QC1
GND
QC2
GND
QAO - QA4
QC3
VDDO
QC4
QD0
VDDO
QD1
GND
QD2
GND
QD3
VDDO
QD4
QB0 - QB4
DIV_SELB
1
0
QC0 - QC4
DIV_SELC
1
0
QD0 - QD4
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23 24
ICS8702
QB1
VDDO
QB0
QA4
VDD0
QA3
GND
QA2
GND
QA1
VDDO
QA0
DIV_SELA
DIV_SELB
CLK
NCLK
VDDI
BANK_EN0
GND
BANK_EN1
VDDI
NMR / OE
DIV_SELC
DIV_SELD
DIV_SELD
NMR / OE
BANK_EN0
BANK_EN1
银行启用
逻辑
48引脚LQFP
Y封装
顶视图
8702
www.icst.com
1
REV 。 A - 2000年8月7日
集成
电路
系统公司
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
2, 5, 11, 26,
32, 35, 41, 44
7, 9, 28, 30,
37, 39, 46, 48
16, 20
18
25, 27, 29,
31, 33
34, 36, 38,
40, 42
43, 45, 47,
1, 3
4, 6, 8,
10, 12
22
21
13
14
23
24
17, 19
15
名字
VDDO
GND
VDDI
GND
QA0 ， QA1 ， QA2 ，
QA3 ， QA4
QB0 ， QB1 ， QB2 ，
QB3 ， QB4
QC0 ， QC1 ， QC2 ，
QC3 ， QC4
QD0 ， QD1 ， QD2 ，
QD 3 ， QD4
CLK
NCLK
DIV_SELD
DIV_SELC
DIV_SELB
DIV_SELA
BANK_EN1,
BANK_EN0
NMR / OE
POW ER
POW ER
POW ER
POW ER
产量
产量
产量
产量
输入
输入
输入
输入
输入
输入
输入
输入
Pulldow
上拉
上拉
上拉
上拉
上拉
上拉
上拉
TY PE
描述
L
OW
S
KEW
1, 2
C
LOCK
G
enerator
ICS8702
输出的电源。连接到3.3V或2.5V 。
输出的电源。连接到地面。
输入的电源。连接到3.3V 。
输入的电源。连接到地面。
银行A输出。 7
典型的输出阻抗。
B银行的输出。 7
典型的输出阻抗。
C银行输出。 7
典型的输出阻抗。
组D输出。 7
典型的输出阻抗。
非反相差分时钟输入。接受任何差水平。
反相差分时钟输入。接受任何差水平。
控制分频为组D输出。 LVCMOS接口电平。
控制分频为C银行的输出。 LVCMOS接口电平。
控制分频的银行B输出。 LVCMOS接口电平。
控制频分银行A输出。 LVCMOS接口电平。
启用和银行禁止输出。 LVCMOS接口电平。
异步主复位。复位时钟分频器。启用和禁用所有
输出。 LVCMOS接口电平。
T
ABLE
2. P
IN
C
极特
SY mbol
CIN
RPULLUP
RPULLDOWN
CPD
大败
参数
输入电容
输入上拉电阻
输入Pulldow N电阻
POW ER耗散电容
（每路输出）
输出阻抗
VDDI ， VDDO = 3.465V
VDDI = 3.465V ， VDDO = 2.625V
7
51
51
测试条件
最低
皮卡尔TY
最大
单位
pF
K
K
pF
pF
T
ABLE
3A 。
ONTROL
I
NPUTS
F
油膏
T
ABLE
输入
NMR / OE
0
1
1
1
1
1
1
1
1
BANK_EN1
X
0
1
0
1
0
1
0
1
BANK_EN0
X
0
0
1
1
0
0
1
1
DIV_SELx
X
0
0
0
0
1
1
1
1
QA0 - QA4
喜
活跃
活跃
活跃
活跃
活跃
活跃
活跃
活跃
QB0 - QB4
喜
喜
活跃
活跃
活跃
喜
活跃
活跃
活跃
喜
喜
喜
活跃
活跃
喜
喜
活跃
活跃
输出
QC0 - QC4
QD0 - QD4
喜
喜
喜
喜
活跃
喜
喜
喜
活跃
QX频率
零
fIN/2
fIN/2
fIN/2
fIN/2
鳍
鳍
鳍
鳍
8702
www.icst.com
2
REV 。 A - 2000年8月7日
集成
电路
系统公司
T
ABLE
3B 。
LOCK
I
NPUTS
F
油膏
T
ABLE
输入
NMR / OE
1
1
1
1
1
CLK
0
1
0
1
偏见;注1
NCLK
1
0
偏见;注1
偏见;注1
0
输出
QX0通QX4
低
高
低
高
高
L
OW
S
KEW
1, 2
C
LOCK
G
enerator
输入到输出模式
差分至单端
差分至单端
单端单端
单端单端
单端单端
极性
非反相
非反相
非反相
非反相
反相
ICS8702
1
偏见;注1
1
低
单端单端
反相
注1 ：单端输入使用要求的差分输入之一偏颇。在偏置输入端的电压设置SW痒点
的单端输入。为LVCMOS输入电平推荐的输入偏置网络接是一个电阻， VDDI ，等价于一个电阻
地面和从输入到地面一个0.1μF电容器。所得SW痒点约为VDD / 2 ± 300mV的。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压
输入
输出
工作环境温度
储存温度
4.6V
-0.5V到VDD + 0.5V
-0.5V至VDDO + 0.5V
0 ° C至70℃
-65 ℃150 ℃的
超出上述绝对最大额定值强调可能会造成永久性损坏设备。这些评级压力
只有规范和产品在这些条件下的功能操作或超越那些在列出的任何条件
直流电气
特征
or
AC电气特性
是不是暗示。暴露在绝对最大额定值条件下工作会
影响产品的可靠性。
8702
www.icst.com
3
REV 。 A - 2000年8月7日
集成
电路
系统公司
T
ABLE
4A 。 DC ê
LECTRICAL
C
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
=0°C
TO
70°C
SY mbol
VDDI
VDDO
VIH
VIL
VPP
VCM
参数
输入的电源电压
输出的电源电压
输入高电压
输入低电压
峰 - 峰值输入
电压
常见的模式输入
电压;注1
输入高电流
输入低电平电流
所有除CLK ， NCLK
所有除CLK ， NCLK ;
CLK ， NCLK
CLK ， NCLK
所有除CLK
CLK
所有除CLK
CLK
LVPECL级别
DCM ， HSTL ， LVDS ， SSTL
水平
VDDI = VIN = 3.465V
VDDI = VIN = 3.465V
VDDI = 3.465 ， VIN = 0V
VDDI = 3.465 ， VIN = 0
-150
-5
VDDI = 3.465V
VDDI = 3.135V
测试条件
L
OW
S
KEW
1, 2
C
LOCK
G
enerator
最低
3.135
3.135
2
-0.3
0.15
1.8
0.31
皮卡尔TY
3.3
3.3
最大
3.465
3.465
3.8
0.8
1.3
2.4
1.3
5
150
单位
V
V
V
V
V
V
V
A
A
A
A
ICS8702
IIH
IIL
国际直拨电话
VDDI = VIH = 3.465V
70
mA
VIL = 0V
VDDI = VDDO = 3.135V
2.6
V
VOH
输出高电压
IOH = -36mA
VDDI = VDDO = 3.135V
VOL
输出低电压
0.5
V
IOL = 36毫安
注1 ：共模输入电压为LVPECL被定义为最小的VIH 。在表4A注意到LVPECL的值是VCCI =
3.3V 。 VCM R代表LVPECL瓦特生病变化1 ： 1瓦特第i VCCI 。共模输入电压为DCM中， HSTL， LVDS和SSTL被定义为交叉
电压。参见图1 。
静态的电源电流
T
ABLE
5A 。 AC ê
LECTRICAL
C
极特
,
VDDI = VDDO = 3.3V ± 5 ％ ，T
A
=0°C
TO
70°C
SY mbol
FMAX
TPLH
的TPH1
TSK （ B）
TSK （ O）
TSK （
ω)
TSK （ PP）
tR
tF
TPW
TEN
TDI发动机
注1 ：
注2 ：
注3 ：
注4 ：
注5 ：
注6 ：
参数
最大输入频率
传输延迟，低-to -高
传输延时，高至低
银行倾斜;注2：
输出偏斜;注3
多频偏移;注4
部分部分歪斜;注5：
输出上升时间;注6：
输出下降时间;注6：
输出脉冲宽度
输出使能时间;注6：
0MHZ
＆ LT ;
f
≤
200MHz
0MHZ
＆ LT ;
f
≤
200MHz
测量上升沿VDDO / 2
测量上升沿VDDO / 2
测量上升沿VDDO / 2
测量上升沿VDDO / 2
30 ％至70％
30 ％至70％
0MHZ
＆ LT ;
f
＆ LT ;
200MHz
F = 200MHz的
F = 10MHz时
280
280
TCY CLE / 2
- 0.5
2
TCY CLE / 2
2.5
2.2
2.2
测试条件
最低
皮卡尔TY
最大
250
3.5
3.5
150
200
250
650
850
850
TCY CLE / 2
+ 0.5
3
6
单位
兆赫
ns
ns
ps
ps
ps
ps
ps
ps
ns
ns
ns
输出禁止时间;注6：
F = 10MHz时
6
ns
在与fIN = 200MHz的和VPP = 300mV的所有测量参数，除非另有说明otherw伊势。终止瓦特第i个50所有输出
到VDDO / 2 。
定义为斜瓦特ithin的输出，在相同的电源电压和瓦特第i相等负荷条件下的银行。
定义为横跨输出偏斜银行在相同的电源电压和W i个相等的负载条件。
定义为在不同频率运行的输出歪斜跨银行瓦特第i个相同的电源电压和负载相等的条件。
定义为歪斜在上在相同的电源电压下操作不同的设备不同的输出以及w i个相等的负载条件。
这些参数由特性保证。在生产中测试。
8702
www.icst.com
4
REV 。 A - 2000年8月7日
集成
电路
系统公司
L
OW
S
KEW
1, 2
C
LOCK
G
enerator
测试条件
最低
3.135
2.375
VDDI = 3.465V
VDDI = 3.135V
2
-0.3
0.15
LVPECL级别
DCM ， HSTL ， LVDS ， SSTL水平
VDDI = VIN = 3.465V
VDDI = VIN = 3.465V
VDDI = 3.465V ， VIN = 0V
VDDI = 3.465V ， VIN = 0V
-150
-5
1.8
0.31
皮卡尔TY
3.3
2.5
最大
3.465
2.625
3.8
0.8
1.3
2.4
1.3
5
150
A
A
A
A
单位
V
V
V
V
ICS8702
T
ABLE
4B 。 DC ê
LECTRICAL
C
极特
,
VDDI = 3.3V ±5％， VDDO = 2.5V ±5％ ，T
A
=0°C
TO
70°C
SY mbol
VDDI
VDDO
VIH
VIL
VPP
VCMR
IIH
IIL
国际直拨电话
参数
输入的电源电压
输出的电源电压
输入高电压
输入低电压
峰 - 峰值
输入电压
共模
输入电压;
注1
输入高电流
输入低电平电流
所有除CLK ， NCLK
所有除CLK ， NCLK
CLK ， NCLK
CLK ， NCLK
所有除CLK
CLK
所有除CLK
CLK
VDDI = VIH = 3.465V
70
mA
VIL = 0V
VDDI = 3.135V ， VDDO = 2.375V
1.9
V
VOH
输出高电压
IOH = -27mA
VDDI = 3.135V ， VDDO = 2.375V
VOL
输出低电压
0.5
V
IOL = 27毫安
注1 ：共模输入电压为LVPECL被定义为最小的VIH 。在表4B中指出的LVPECL的值是VCCI =
3.3V 。 VCMR的LVPECL瓦特生病变化1 ： 1瓦特第i VCCI 。共模输入电压为DCM中， HSTL， LVDS和SSTL被定义为交叉
电压。参见图1 。
静态的电源电流
T
ABLE
5B 。 AC ê
LECTRICAL
C
极特
,
VDDI = 3.3V ±5％， VDDO = 2.5V ±5％ ，T
A
=0°C
TO
70°C
SY mbol
FMAX
TPLH
的TPH1
TSK （ B）
TSK （ O）
TSK （
ω)
TSK （ PP）
tR
tF
TPW
TEN
TDI发动机
注1 ：
注2 ：
注3 ：
注4 ：
注5 ：
注6 ：
参数
最大输入频率
传输延迟，低-to -高
传输延时，高至低
银行倾斜;注2：
输出偏斜;注3
多频偏移;注4
部分部分歪斜;注5：
输出上升时间;注6：
输出下降时间;注6：
输出脉冲宽度
输出使能时间;注6：
0MHZ
＆ LT ;
f
≤
200MHz
0MHZ
＆ LT ;
f
≤
200MHz
测量上升沿VDDO / 2
测量上升沿VDDO / 2
测量上升沿VDDO / 2
测量上升沿VDDO / 2
30 ％至70％
30 ％至70％
0MHZ
＆ LT ;
f
＆ LT ;
200MHz
F = 200MHz的
F = 10MHz时
280
280
TCY CLE / 2
- 0.5
2
TCY CLE / 2
2.5
2.3
2.3
测试条件
最低
皮卡尔TY
最大
250
3.6
3.6
150
200
250
700
850
850
TCY CLE / 2
+ 0.5
3
6
单位
兆赫
ns
ns
ps
ps
ps
ps
ps
ps
ns
ns
ns
输出禁止时间;注6：
F = 10MHz时
6
ns
在与fIN = 200MHz的和VPP = 300mV的所有测量参数，除非另有说明otherw伊势。终止瓦特第i个50所有输出
到VDDO / 2 。
定义为斜瓦特ithin的输出，在相同的电源电压和瓦特第i相等负荷条件下的银行。
定义为横跨输出偏斜银行在相同的电源电压和W i个相等的负载条件。
定义为在不同频率运行的输出歪斜跨银行瓦特第i个相同的电源电压和负载相等的条件。
定义为歪斜在上在相同的电源电压下操作不同的设备不同的输出以及w i个相等的负载条件。
这些参数由特性保证。在生产中测试。
8702
www.icst.com
5
REV 。 A - 2000年8月7日
QQ：2881677436 复制
