低偏移， 1到22差分至3.3V LVPECL
扇出缓冲器
ICS8534-01
概述
该ICS8534-01是一种低歪斜， 1至22
差分至3.3V的LVPECL扇出缓冲器和
HiPerClockS
在HiPerClockS 系列高成员
来自IDT高性能时钟解决方案。该
ICS8534-01有两个可选的时钟输入。该
CLK ， NCLK对可以接受最标准的差分输入级。
在PCLK ， nPCLK对可以接受LVPECL ， CML ，或SSTL输入
的水平。该器件内部同步以消除侏儒
在异步断言/取消断言上的输出脉冲
OE引脚的。该ICS8534-01的产量低，部分对部分歪斜
特点使其非常适用于工作站，服务器和其它高
高性能时钟分配的应用程序。
特点
第二十二条差分LVPECL输出
可选的差分CLK / NCLK或LVPECL时钟输入可以
接受以下差分输入电平： LVDS ， LVPECL ，
LVHSTL
CLK / NCLK对可以接受以下差分输入级：
LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
PCLK / nPCLK支持以下的输入电平： LVPECL ，
CML ， SSTL
最大输出频率： 500MHz的
输出偏斜： 100ps的（最大）
任何转换单端输入信号（ LVCMOS ， LVTTL ，
GTL ）到LVPECL电平与NCLK输入电阻偏置
附加相位抖动， RMS） ： 0.04ps （典型值）
全3.3V供电模式
0 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
包。
ICS
框图
CLK_SEL
上拉
引脚分配
QC11
nQ11
Q12
nQ12
Q13
nQ13
Q8
nQ8
Q9
nQ9
Q10
nQ10
V
CCO
Q7
nQ7
V
CCO
CLK
下拉
NCLK
上拉/下拉
NPCLK
PCLK
下拉
上拉/下拉
OE
上拉
0
1
LE
Q
D
22
Q0:Q21
22
nQ0 ： nQ21
V
CCO
nQ6
Q6
nQ5
Q5
nQ4
Q4
nQ3
Q3
nQ2
Q2
nQ1
Q1
nQ0
Q0
V
CCO
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
48
47
3
46
4
45
5
44
6
43
7
42
8
41
9
40
10
39
11
38
12
37
13
36
14
35
1
2
V
CCO
Q14
nQ14
Q15
nQ15
Q16
nQ16
Q17
nQ17
Q18
nQ18
Q19
nQ19
Q20
nQ20
V
CCO
ICS8534-01
15
34
16
33
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
V
CCO
nc
nc
V
CC
CLK
NCLK
CLK_SEL
PCLK
NPCLK
V
EE
OE
nc
nc
nQ21
Q21
V
CCO
64引脚TQFP E-垫
10x10公厘X 1.0毫米包体
Y封装
顶视图
IDT / ICS 3.3V的LVPECL扇出缓冲器
1
ICS8534AY -01 REV 。一2007年12月6日
ICS8534-01
低偏移， 1到22差分至3.3V的LVPECL扇出缓冲器
表1.引脚说明
数
1, 16, 17, 32,
33, 48, 49, 64
2, 3, 12, 13
4
5
6
7
8
9
10
11
14, 15
18, 19
20, 21
22, 23
24, 25
26, 27
28, 29
30, 31
34, 35
36, 37
38, 39
40, 41
42, 43
44, 45
46, 47
50, 51
52, 53
54, 55
56, 57
58, 59
60, 61
59
名字
V
CCO
nc
V
CC
CLK
NCLK
CLK_SEL
PCLK
NPCLK
V
EE
OE
nQ21 ， Q21
NQ20 ， Q20
nQ19 ， Q19
nQ18 ， Q18
nQ17 ， Q17
nQ16 ， Q16
nQ15 ， Q15
nQ14 ， Q14
nQ13 ， Q13
nQ12 ， Q12
nQ11 ， Q11
nQ10 ， Q10
nQ9 ， Q9
nQ8 ， Q8
nQ7 ， Q7
nQ6 ， Q6
nQ5 ， Q5
nQ4 ， Q4
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
动力
未使用
动力
输入
输入
输入
输入
输入
动力
输入
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
产量
上拉
下拉
上拉/
下拉
上拉
下拉
上拉/
下拉
TYPE
描述
输出电源引脚LVPECL输出。
无连接。
核心供电引脚LVPECL输出。
非反相差分时钟输入。
反相差分时钟输入。拉到
2
/
3
V
CC
.
时钟选择输入。高电平时，选择PCLK ， nPCLK投入。
当低，选择CLK ， NCLK输入。 LVCMOS / LVTTL接口电平。
非反相差分LVPECL时钟输入。
反转差动LVPECL时钟输入。拉到
2
/
3
V
CC
.
负电源引脚。
输出使能。当逻辑高电平时，输出启用（默认） 。
当逻辑低电平时，输出被禁用，驱动差分低：
QX =低， nQx = HIGH 。 LVCMOS / LVTTL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
注意：
上拉和下拉
是指内部输入电阻。参照表2 ，
引脚特性，
为典型值。
IDT / ICS 3.3V的LVPECL扇出缓冲器
2
ICS8534AY -01 REV 。一2007年12月6日
ICS8534-01
低偏移， 1到22差分至3.3V的LVPECL扇出缓冲器
表2.引脚特性
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
测试条件
最低
典型
4
37
75
最大
单位
pF
k
k
功能表
表3.控制输入功能表。
输入
OE
0
0
1
1
CLK_SEL
0
1
0
1
输出
Q0:Q21
低
低
CLK
PCLK
nQ0 ： nQ21
高
高
NCLK
NPCLK
残
启用
NCLK ， nPCLK
CLK ， PCLK
OE
nQ0 ： nQ21
Q0:Q21
图1. OE时序图
IDT / ICS 3.3V的LVPECL扇出缓冲器
3
ICS8534AY -01 REV 。一2007年12月6日
ICS8534-01
低偏移， 1到22差分至3.3V的LVPECL扇出缓冲器
绝对最大额定值
注：如果运行条件超出了那些在上市
绝对最大额定值
可能对器件造成永久性损坏。
这些评价只强调规范。产品在这些条件或超出任何条件的功能操作
在这些上市
直流特性和交流特性
是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响产品的可靠性。
项
电源电压，V
CC
输入，V
I
输出，我
O
（ LVPECL ）
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
等级
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
22.3 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
DC电气特性
表4A 。电源直流特性，V
CC
= V
CCO
= 3.3V ± 5%, V
EE
= 0V ，T
A
= 0 ° C至85°C
符号
V
CC
V
CCO
I
EE
参数
核心供电电压
输出电源电压
电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
230
单位
V
V
mA
表4B 。 LVCMOS / LVTTL直流特性，V
CC
= V
CCO
= 3.3V ± 5%, V
EE
= 0V ，T
A
= 0 ° C至85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE ， CLK_SEL
OE ， CLK_SEL
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
5
单位
V
V
A
A
IDT / ICS 3.3V的LVPECL扇出缓冲器
4
ICS8534AY -01 REV 。一2007年12月6日
ICS8534-01
低偏移， 1到22差分至3.3V的LVPECL扇出缓冲器
表4C 。差分直流特性，V
CC
= V
CCO
= 3.3V ± 5%, V
EE
= 0V ，T
A
= 0 ° C至85°C
符号
I
IH
参数
CLK
输入高电流
NCLK
CLK
I
IL
V
PP
V
CMR
输入低电平电流
NCLK
峰 - 峰值电压;注1
共模输入电压;注： 1 ， 2
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
0.15
V
EE
+ 0.5
1.3
V
CC
– 0.85
最低
典型
最大
150
5
单位
A
A
A
A
V
V
注1 ： V
IL
应不低于-0.3V 。
注2 ：共模输入电压定义为V
IH
.
表4C 。 LVPECL直流特性，V
CC
= V
CCO
= 3.3V ± 5%, V
EE
= 0V ，T
A
= 0 ° C至85°C
符号
I
IH
参数
PCLK
输入高电流
NPCLK
PCLK
I
IL
V
PP
V
CMR
V
OH
V
OL
V
摇摆
输入低电平电流
NPCLK
峰 - 峰值电压;注1
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
峰至峰输出电压摆幅
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
0.3
V
EE
+ 1.5
V
CCO
– 1.4
V
CCO
– 2.0
0.6
1.0
V
CC
V
CCO
– 0.9
V
CCO
– 1.7
1.0
最低
典型
最大
150
5
单位
A
A
A
A
V
V
V
V
V
注1 ： V
IL
应不低于-0.3V 。
注2 ：共模输入电压定义为V
IH
.
注3 ：输出端接50
到V
CCO
– 2V.
IDT / ICS 3.3V的LVPECL扇出缓冲器
5
ICS8534AY -01 REV 。一2007年12月6日
集成
电路
系统公司
ICS8534-01
L
OW
S
KEW
, 1-
TO
-22
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
F
EATURES
22差分LVPECL输出
可选的差分CLK ， NCLK或LVPECL时钟输入
CLK ， NCLK对可以接受以下差异
输入电平： LVPECL ， LVDS ， LVHSTL ， HCSL ， SSTL
PCLK ， nPCLK支持以下输入类型：
LVPECL ， CML ， SSTL
最大输出频率： 500MHz的
输出偏斜： 100ps的（最大）
任何转换单端输入信号（ LVCMOS ， LVTTL ，
GTL ）到LVPECL电平与NCLK输入电阻偏置
附加相位抖动， RMS ： 0.04ps （典型值）
3.3V供电模式
0 ° C至85°C的工作环境温度
G
ENERAL
D
ESCRIPTION
该ICS8534-01是一种低歪斜， 1至22 Differen-
TiAl基至3.3V的LVPECL扇出缓冲器和成员
HiPerClockS
在HiPerClockS 系列高性能的
从ICS时钟解决方案。该ICS8534-01有两个
可选择的时钟输入。在CLK ， NCLK对可以
接受最标准的差分输入级。在PCLK ， nPCLK
对可以接受LVPECL ， CML ，或SSTL输入电平。 DE-的
副内部同步以消除欠幅脉冲对
在OE异步断言/输出的无效
引脚。该ICS8534-01的产量低，部分对部分歪斜煤焦
Cucumis Sativus查阅全文使其非常适用于工作站，服务器和其它高
高性能时钟分配的应用程序。
ICS
B
LOCK
D
IAGRAM
CLK_SEL
CLK
NCLK
PCLK
NPCLK
P
IN
A
SSIGNMENT
48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33
49
32
50
31
51
30
52
29
53
28
54
27
55
26
56
25
57
24
58
23
59
22
60
21
61
20
62
19
63
18
64
17
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
V
CCO
nQ13
Q13
nQ12
Q12
nQ11
Q11
nQ10
Q10
nQ9
Q9
nQ8
Q8
nQ7
Q7
V
CCO
0
22
22
Q0:Q21
nQ0 ： nQ21
1
LE
Q
OE
D
V
CCO
nQ6
Q6
nQ5
Q5
nQ4
Q4
nQ3
Q3
nQ2
Q2
nQ1
Q1
nQ0
Q0
V
CCO
ICS8534-01
V
CCO
Q14
nQ14
Q15
nQ15
Q16
nQ16
Q17
nQ17
Q18
nQ18
Q19
nQ19
Q20
nQ20
V
CCO
8534AY-01
www.icst.com/products/hiperclocks.html
1
V
CCO
nc
nc
V
CC
CLK
NCLK
CLK_SEL
PCLK
NPCLK
V
EE
OE
nc
nc
nQ21
Q21
V
CCO
64引脚TQFP E-垫
10x10公厘X 1.0毫米包体
Y封装
顶视图
REV 。一2004年11月19日
集成
电路
系统公司
ICS8534-01
L
OW
S
KEW
, 1-
TO
-22
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
TYPE
动力
未使用
动力
输入
输入
输入
输入
输入
动力
输入
产量
产量
产量
产量
产量
描述
输出电源引脚。
无连接。
核心供电引脚。
下拉非INVER婷差分时钟输入对。
上拉/
INVER婷差分时钟输入对。拉到
2
/
3
V
CC
.
下拉
时钟选择输入。高电平时，选择PCLK ， nPCLK投入。
上拉
当低，选择CLK ， NCLK输入。
LVCMOS / LVTTL接口电平。
下拉非INVER婷差动LVPECL时钟输入对。
上拉/
INVER婷差动LVPECL时钟输入对。拉到
2
/
3
V
CC
.
下拉
电源接地。
输出使能。当逻辑高电平时，输出启用（默认） 。
上拉
当逻辑低电平时，输出被禁用，驱动差分低：
QX =低， nQx = HIGH 。 LVCMOS / LVTTL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 16, 17, 32,
33, 48, 49, 64
2, 3, 12, 13
4
5
6
7
8
9
10
11
14, 15
18, 19
20, 21
22 , 2 3
24, 25
26, 27
28, 29
30, 31
34, 35
36, 37
38, 39
40, 41
42, 43
44, 45
46, 47
50, 51
52, 53
54, 55
56, 57
58, 59
60, 61
62, 63
注意：
上拉
和
名字
V
CCO
nc
V
CC
CLK
NCLK
CLK_SEL
P CLK
NPCLK
V
EE
OE
nQ21 ， Q21
NQ20 ， Q20
nQ19 ， Q19
nQ18 ， Q18
nQ17 ， Q17
nQ16 ， Q16
nQ15 ， Q15
nQ14 ， Q14
nQ13 ， Q13
nQ12 ， Q12
nQ11 ， Q11
nQ10 ， Q10
nQ9 ， Q9
nQ8 ， Q8
nQ7 ， Q7
nQ6 ， Q6
nQ5 ， Q5
nQ4 ， Q4
nQ3 ， Q3
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
下拉
参考
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
差分时钟输出。 LVPECL接口电平。
产量
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
产量
差分时钟输出。 LVPECL接口电平。
内部输入电阻。见表2 ，引脚特性，为典型值。
8534AY-01
www.icst.com/products/hiperclocks.html
2
REV 。一2004年11月19日
集成
电路
系统公司
ICS8534-01
L
OW
S
KEW
, 1-
TO
-22
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
测试条件
最低
典型
4
37
75
最大
单位
pF
K
K
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
T
ABLE
3A 。
ONTROL
I
NPUT
F
油膏
T
ABLE
输入
OE
0
0
1
1
CLK_SEL
0
1
0
1
输出
Q0:Q21
nQ0 ： nQ21
低
高
低
CLK
PCLK
高
NCLK
NPCLK
残
NCLK ， nPCLK
CLK ， PCLK
启用
OE
nQ0 ： nQ21
Q0:Q21
F
IGURE
1. OE牛逼
即时通信
D
IAGRAM
8534AY-01
www.icst.com/products/hiperclocks.html
3
REV 。一2004年11月19日
集成
电路
系统公司
ICS8534-01
L
OW
S
KEW
, 1-
TO
-22
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
4.6V
-0.5V到V
CC
+ 0.5V
50mA
100mA
22.3 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
CC
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
CC
= V
CCO
= 3.3V ±5％ ，T
A
=0°C
TO
85°C
符号
V
CC
V
CCO
I
EE
参数
核心供电电压
Ouptut电源电压
电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
最大
3.465
3.465
230
单位
V
V
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
CC
= V
CCO
= 3.3V ±5％ ，T
A
=0°C
TO
85°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入高电流
输入低电平电流
OE ， CLK_SEL
OE ， CLK_SEL
-150
测试条件
最低
2
-0.3
典型
最大
V
CC
+ 0.3
0.8
5
单位
V
V
A
A
T
ABLE
4C 。
。微分
DC
极特
,
V
CC
= V
CCO
= 3.3V ±5％ ，T
A
=0°C
TO
85°C
符号参数
I
IH
I
IL
V
PP
输入高电流
输入低电平电流
CLK
NCLK
CLK
NCLK
测试条件
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
0.15
1.3
V
CC
- 0.85
最低
典型
最大
150
5
单位
A
A
A
A
V
V
峰 - 峰值输入电压
V
CMR
共模输入电压;注： 1 ， 2
V
EE
+ 0.5
注1 ：共模电压定义为V
IH
.
注2：对于单端应用中，最大输入电压为CLK和NCLK为V
CC
+ 0.3V.
8534AY-01
www.icst.com/products/hiperclocks.html
4
REV 。一2004年11月19日
集成
电路
系统公司
ICS8534-01
L
OW
S
KEW
, 1-
TO
-22
D
。微分
-
TO
-3.3V LVPECL F
ANOUT
B
UFFER
测试条件
PCLK
NPCLK
PCLK
NPCLK
V
CC
= V
IN
= 3.465V
V
CC
= V
IN
= 3.465V
V
CC
= 3.465V, V
IN
= 0V
V
CC
= 3.465V, V
IN
= 0V
-5
-150
0.3
V
EE
+ 1.5
V
CC
- 1.4
V
CC
- 2.0
1
V
CC
V
CC
- 0.9
V
CC
-1.7
1.0
最低
典型
最大
150
5
单位
A
A
A
A
V
V
V
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
CC
= V
CCO
= 3.3V ±5％ ，T
A
=0°C
TO
85°C
符号
I
IH
I
IL
V
PP
V
CMR
V
OH
V
OL
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
输出高电压;注3
输出低电压;注3
峰至峰输出电压摆幅
0.6
V
摇摆
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为PCLK和nPCLK为V
CC
+ 0.3V.
注3 ：输出端接50
到V
CCO
- 2V.
T
ABLE
5. AC - C
极特
,
V
CC
= V
CCO
= 3.3V ±5％ ，T
A
=0°C
TO
85°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 5
帕吨至帕吨倾斜;注3 ， 5
缓冲添加剂相位抖动， RMS ;
请参阅添加剂相位抖动科;
注4
输出上升/下降时间
建立时间
保持时间
输出占空比
f
≤
266MHz
f
≤
500MHz
2.0
测试条件
最低
典型
最大
500
3.0
100
700
（ 12kHz至20MHz ）
20 ％至80％
200
1.0
0.5
48
52
54
0.04
700
单位
兆赫
ns
ps
ps
ps
ps
ns
ns
%
%
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
t
S
t
H
ODC
266 < F
≤
500MHz
46
在f测量所有参数
最大
除非另有说明。
特殊的散热考虑可能是必需的。参见应用部分。
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
与在相同温度相等的负载条件。使用相同类型的输入端的每个设备上，
的输出在差分交叉点测定。
注4 ：驾驶只有一个输入时钟。
注5 ：此参数定义符合JEDEC标准65 。
8534AY-01
www.icst.com/products/hiperclocks.html
5
REV 。一2004年11月19日
QQ：2880707522 复制
