集成
电路
系统公司
ICS9148-17
频率发生器&集成缓冲器奔腾/专业版
TM
概述
该
ICS9148-17
生成所需的高速时钟的所有
RISC或CISC微处理器的系统，如英特尔PentiumPro
或Cyrix的。八种不同的参考频率的乘数因子
在外部选择与平滑的频率转换。
其特点包括四个CPU ，六个PCI ， AGP 2 （ = 2xPCI ）和
十二SDRAM时钟。两个参考输出可用
等于晶振频率。一个48兆赫的USB ，和一个
24 MHz时钟的超级IO 。建于± 1.5 ％ ， 0.6 ％中心或向下
扩频调制以降低EMI 。串行
我编程
2
C接口允许转变职能，停止
时钟编程和频率选择。此外，该
设备符合奔腾电稳定，这
要求CPU和PCI时钟后稳定在2ms以内
电。
高驱动PCICLK和SDRAM输出通常提供
大于1 V / ns的转换速率为30pF的负载。 CPUCLK输出
通常提供比1V / ns的转换速率为20pF的负载
在保持50±5 ％的占空比。在REF和24和48
MHz的时钟输出通常提供比0.5V / ns的杀
率。
特点
3.3V输出： SDRAM ， AGP ， PCI ，楼盘， 48/24 MHz的
2.5V或3.3V输出： CPU
20欧姆的CPU时钟输出阻抗
20欧姆的PCI时钟输出阻抗
的CPU的PCI歪斜= 2 6ns的
对于C无外部负载上限
L
= 18pF之结晶
250 ps的最大CPU ， PCI时钟偏移
各CPU之间的平滑CPU频率转换
频率。
I
2
C接口编程
2ms的上电时钟稳定时间
时钟占空比45-55 ％ 。
48引脚300密耳SSOP封装
工作电压为3.3V ， 5V容限输入。
引脚配置
框图
PLL2
/2
X1
X2
XTAL
OSC
停止
48MHz
24MHz
REF （0： 1）
AGP （0： 1）
2
PLL1
传播
SPECTRUM
FS（ 0 ：2）
模式
CPU3.3#_2.5
停止
4
CPUCLK （0 ：3）的
48引脚SSOP
中*内部上拉电阻
240K至3.3V的输入指示
CPU_STOP
3
LATCH
PCI
时钟
Divder
12
SDRAM （ 0:11 ）
5
POR
停止
5
PCICLK （0： 4）
PCICLK_F
电源组
VDD1 = REF （0： 1）中， X1，X2
VDD2 = PCICLK_F ， PCICLK （0： 5）
VDD3 = SDRAM （ 0:11 ） ，供应PLL内核，
24兆赫， 48MHz的
VDD4 = AGP （0： 1）
VDDL = CPUCLK （0 ：3）的
控制
CPU_STOP ＃
PCI_STOP ＃
SDATA
SCLK
逻辑
CONFIG 。
注册。
PCI_STOP
Pentium是Intel Corporation的注册商标
I
2
C是飞利浦公司的商标
9148-17版本G 00年4月27日
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS9148-17
引脚说明
引脚数
1
2
3,9,16,22,27,
33,39,45
4
5
6,14
7
8
10, 11, 12, 13
15, 47
17
P I N NA M E
VDD1
REF0
P U 3 。 3 ＃ _ 2 。五
1,2
GND
X1
X2
VDD2
PCICLK_F
FS1
1, 2
PCICLK0
FS2
1, 2
PCICLK （ 1:4）
AGP （0： 1）
CPU_STOP ＃
1
SDRAM 11
18
20, 21,28, 29, 31,
32, 34, 35,37,38
19,30,36
23
24
25
PCI_STOP ＃
1
SDRAM 10
SDRAM（ 0 ：9）
VDD3
SDATA
SCLK
24MHz
模式
1, 2
48MHz
FS0
1, 2
CPUCLK （0 ：3）的
VDDL
REF1
VDD4
TYPE
PWR
OUT
IN
PWR
IN
OUT
PWR
OUT
IN
OUT
IN
OUT
OUT
IN
OUT
IN
OUT
OUT
PWR
IN
IN
OUT
IN
OUT
IN
OUT
PWR
OUT
PWR
描述
参考文献（ 0 ： 2 ） ， XTAL电源，标称3.3V
14.318 MHz参考时钟。
表示VDDL是否为3.3V或2.5V 。高= 2.5V的CPU ，低= 3.3V
P ü
1
。 L的吨] C H E D I N P ü吨。
地面上。
晶振输入，具有内部装载帽（ 33pF的）和反馈
电阻从X2 。
晶振输出，标称14.318MHz 。有内部负荷
盖（ 33pF的） 。
供应PCICLK_F和PCICLK （ 0 ： 4 ） ，标称3.3V
自由运行PCI时钟
频率选择引脚。锁存输入
PCI时钟输出。
频率选择引脚。锁存输入
PCI时钟输出。
高级图形端口输出，搭载VDD4 。
暂停CPUCLK （0： 3）的时钟和AGP （ 0:1）时，时钟的逻辑0电平，
输入低电平（移动模式， MODE = 0 ）
SDRAM时钟输出
暂停PCICLK （ 0 ： 5 ）时钟的逻辑0电平，当输入为低电平
（在移动模式下， MODE = 0时）
SDRAM时钟输出
SDRAM时钟输出。
供应SDRAM （ 0:11 ） ，核心，频率24MHz， 48MHz的时钟，
标称3.3V 。
因为我的数据输入
2
C串行输入。
我的时钟输入
2
C输入
的24MHz输出时钟。
引脚17 ， 18功能选择引脚， 1 =桌面模式， 0 =移动模式。
锁存输入。
48MHz的输出时钟
频率选择引脚。锁存输入
CPU时钟输出，搭载VDDL 。
供给CPU的（0 ：3）， 2.5V或3.3V的标称
14.318MHz的参考时钟。
供应AGP （ 0 ： 1 ）
26
40, 41, 43, 44
42
46
48
注意事项：
1： 240K内部上拉电阻到3.3V的输入指示
2 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
2
ICS9148-17
模式引脚 - 电源管理控制输入
模式下，引脚25
（锁存输入）
0
1
PIN码17
CPU_STOP ＃
（输入）
SDRAM 11
（输出）
18 PIN
PCI_STOP ＃
（输入）
SDRAM 10
（输出）
电源管理功能
CPU_STOP ＃
PCI_STOP ＃
AGP ，
CPUCLK
输出
停低
运行
运行
PCICLK
(0:5)
运行
运行
停低
PCICLK_F ，
REF ，
24/48MHz
和SDRAM
运行
运行
运行
水晶
OSC
运行
运行
运行
VCO
0
1
1
1
1
0
运行
运行
运行
CPU 3.3 ＃ _2.5V缓冲器选择器CPUCLK驱动程序。
CPU3.3#_2.5
输入电平
（锁存的数据）
1
0
缓冲入选
操作时：
2.5V VDD
3.3V VDD
的功能
V
DD
1, 2, 3, 4 = 3.3V±5%, V
DDL
= 2.5V ±5％或3.3 ±5％， TA = 070 ℃下
晶体（ X1，X2） = 14.31818MHz
FS2
1
1
1
1
0
0
0
0
FS1
1
1
0
0
1
1
0
0
FS0
1
0
1
0
1
0
1
0
CPU ， SDRAM
（兆赫）
100.2
90
83.3
75
75
68.5
66.8
60
PCI
（兆赫）
33.4
30
32
32
37.5
34.25
33.4
30
AG P
（兆赫）
66.8
60
64
64
75
68.5
66.8
60
ê F，I OA P I C
（兆赫）
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
3
ICS9148-17
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
欲了解更多信息，请联系ICS为我
2
C语言编程应用笔记。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）字节5
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何写：
控制器（主机）
开始位
地址
D2
(H)
假命令代码
确认
虚拟字节数
确认
BYTE 0
确认
1个字节
确认
2字节
确认
BYTE 3
确认
4个字节
确认
BYTE 5
确认
停止位
确认
停止位
确认
BYTE 5
确认
4个字节
确认
BYTE 3
确认
2字节
确认
1个字节
确认
BYTE 0
ICS （从/接收器）
如何阅读：
控制器（主机）
开始位
地址
D3
(H)
ICS （从/接收器）
确认
确认
字节数
注意事项：
1.
2.
3.
4.
5.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器，用于验证的数据。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从控制器。该
字节必须按顺序访问，从最低到最高字节与停止后的任何完整的字节的能力
已被转移。上面显示的命令代码和字节数必须发送，但数据被忽略的那些
两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
4
6.
ICS9148-17
串行配置命令位图
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
第7位
描述
0 - ± 1.5 ％扩频调制
1 - ± 0.6 ％扩频调制
6,5,4位CPU时钟
PCI
PWD
0
AGP
111
100.2
33.4
66.8
110
90
30
60
位
101
83.3
32
64
6:4
100
75
32
64
011
75
37.5
75
010
68.5
34.25
68.5
001
66.8
33.4
66.8
000
60
30
60
0 - 频率选择由硬件选择，
第3位
锁存输入
1 - 频率选择位6 ： 4 （上）
0 - 价差规格朗姆酒CE ê
t
2位1 - 传播Specttrum dontnrsspreadtyype 。
瓦特的pread PE 。
0 - 没有一个
位1 1 - Sprrmd lSpectrum启用
ea
0 - 运行
位0 1三态输出全部
注1
0,0,0
注： 1 。
默认情况下，在电将成为锁存逻辑输入
定义的频率。比特4 ，5，6为默认为000 ，
如果第3位写入一个1使用比特6:4 ，然后
这些应该被定义为期望的频率，在同一
写周期。
注意：
PWD =上电缺省
0
0
0
0
I
2
C是飞利浦公司的商标
5
QQ：2880707522 复制
