初步
集成
电路
系统公司
ICS844008-16
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
F
EATURES
八LVDS输出
晶体振荡器接口
支持以下输出频率：
为100MHz或125MHz的
VCO ： 500MHz的
RMS相位抖动@ 125MHz的，使用25MHz晶体
（ 1.875MHz - 20MHz的） ： 0.44ps （典型值）
全3.3V供电模式
0 ° C至70 ° C的环境工作温度
提供标准和无铅符合RoHS标准
套餐
G
ENERAL
D
ESCRIPTION
该ICS844008-16是8 LVDS输出
合成器优化生成的PCI Express
HiPerClockS
参考时钟的频率并且是一个构件
该HiPerClocks的
TM
家族的高性能
时钟解决方案，从ICS 。使用25MHz的
并联谐振晶体，以下频率可
生成基于F_SEL引脚：为100MHz或125MHz的。该
ICS844008-16使用ICS “ 3
rd
代低相位噪声
VCO技术，能够实现<1ps典型均方根相位
抖动，轻松满足PCI Express的抖动要求。该
ICS844008-16封装在一个32引脚LQFP封装。
IC
S
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
输入
输入
频率
（兆赫）
25MHz
25MHz
M分频器
价值
20
20
N分频器
价值
4
5
M / N分频器
价值
5
4
产量
频率
（兆赫）
12 5
100
P
IN
A
SSIGNMENT
XTAL_OUT
nPLL_SEL
XTAL_IN
V
DDA
GND
OE1
OE2
V
DD
F_SEL
0
1
32 31 30 29 28 27 26 25
Q0
nQ0
V
DD
Q1
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
F_SEL
Q3
nQ3
V
DD
GND
Q4
nQ4
MR
24
Q7
nQ7
V
DD
Q6
nQ6
GND
Q5
nQ5
ICS844008-16
32引脚LQFP
采用7mm x 7mm X 1.4毫米
包体
Y封装
顶视图
23
22
21
20
19
18
17
B
LOCK
D
IAGRAM
nPLL_SEL
下拉
nQ1
Q0
nQ0
Q1
GND
Q2
nQ2
1
XTAL_IN
25MHz
nQ1
Q2
OSC
XTAL_OUT
相
探测器
VCO
500MHz
(w/25MHz
参考）
0
÷4
÷5
nQ2
Q3
nQ3
M =
÷
20 （固定）
OE1
上拉
Q4
nQ4
Q5
nQ5
Q6
nQ6
Q7
MR
下拉
F_SEL
OE2
上拉
上拉
nQ7
本文提供的初步信息代表了原型或试生产的产物。所提到的特征的基础上
最初的产品特性。集成电路系统公司（ ICS）保留随时更改任何电路或规格的权利
恕不另行通知。
844008AY
-16
www.icst.com/products/hiperclocks.html
REV 。一2006年2月1日
1
初步
集成
电路
系统公司
ICS844008-16
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
TYPE
描述
差分输出对。 LVDS接口的水平。
核心供电引脚。
差分输出对。 LVDS接口的水平。
电源接地。
差分输出对。 LVDS接口的水平。
上拉
频率选择引脚LVCMOS / LVTTL接口电平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分频器复位
造成真正的输出QX走低， INVER泰德输出nQx
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
差分输出对。 LVDS接口的水平。
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 2
3, 12,
22, 27
4, 5
6, 13,
19, 29
7, 8
9
10, 11
14, 15
16
17, 18
20, 21
23, 24
25
名字
Q0 ， nQ0
V
DD
Q1 ， NQ1
GND
Q2 ， NQ2
F_SEL
Q3 ， nQ3
Q4 ， nQ4
MR
nQ5 ， Q5
nQ6 ， Q6
nQ7 ， Q7
V
DDA
产量
动力
OUPUT
动力
产量
输入
产量
产量
输入
产量
产量
产量
动力
Pulld-
OWN
模拟电源引脚。
PLL和REF_CLK作为输入给除法器之间进行选择。当低，
Pulld-
选择锁相环（ PLL使能） 。当HIGH ，取消选择的参考时钟（ PLL
26
nPLL_SEL
输入
OWN
绕道） 。 LVCMOS / LVTTL接口电平。
输出使Q5 / nQ5 ： Q7 / nQ7输出。
28
OE2
输入
上拉
LVCMOS / LVTTL接口电平。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_OUT ，
30, 31
输入
XTAL_IN是输入。
XTAL_IN
输出使Q0 / nQ0 ： Q4 / nQ4输出。
32
OE1
输入
上拉
LVCMOS / LVTTL接口电平。
注意：
上拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
R
上拉
参数
输入电容
输入下拉电阻
输入上拉电阻
测试条件
最低
典型
4
51
51
最大
单位
pF
kΩ
kΩ
T
ABLE
3A 。 OE1 F
油膏
T
ABLE
输入
OE1
0
1
输出
Q0 ： Q4 ， nQ0 ： nQ4
放置在输出高阻状态
正常工作
T
ABLE
3B 。 OE2 F
油膏
T
ABLE
输入
OE2
0
1
输出
Q5 ： Q7 ， nQ5 ： nQ7
放置在输出高阻状态
正常工作
844008AY
-16
www.icst.com/products/hiperclocks.html
2
REV 。一2006年2月1日
初步
集成
电路
系统公司
ICS844008-16
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。实用
产物在这些条件下或在任何条件操作BE-
彼处那些在上市
DC特性
or
AC Character-
istics
是不是暗示。暴露在绝对最大额定值
长时间条件可能会影响产品的可靠性。
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
封装的热阻抗，
θ
JA
47.9 ℃/ W（ 0 LFPM ）
T
ABLE
4A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
I
DD
I
DDA
参数
核心供电电压
模拟电源电压
电源电流
模拟电源电流
测试条件
最低
3.135
3.135
典型
3.3
3.3
285
12
最大
3.465
3.465
单位
V
V
mA
mA
T
ABLE
4B 。 LVCMOS / LVTTL DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
I
IL
参数
输入高电压
输入低电压
输入
HIGH CURRENT
输入
低电流
MR， nPLL_SEL
OE1 ， OE2 ， F_SEL
MR， nPLL_SEL
OE1 ， OE2 ， F_SEL
测试条件
V
DD
= 3.3V
V
DD
= 3.3V
V
DD
= V
IN
= 3.465
V
DD
= V
IN
= 3.465
V
DD
= 3.465V, V
IN
= 0V
V
DD
= 3.465V, V
IN
= 0V
-5
-150
最小典型
2
-0.3
最大
V
DD
+ 0.3
0.8
150
5
单位
V
V
A
A
A
A
T
ABLE
4C 。 LVDS DC
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
测试条件
最低
典型
440
40
1.4
50
最大
单位
mV
mV
V
mV
844008AY
-16
www.icst.com/products/hiperclocks.html
3
REV 。一2006年2月1日
初步
集成
电路
系统公司
ICS844008-16
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
测试条件
最低
22.4
典型
25
最大
27.2
100
50
7
单位
MH
PPM
Ω
pF
W
T
ABLE
5. C
RYSTAL
C
极特
参数
振荡模式
频率
帕TS百万分之一（ppm ） ;注1
等效串联电阻（ESR ）
旁路电容
基本
驱动电平
100
注：使用an18pF并联谐振晶体特征。
注1 ：当使用推荐50ppm的晶体和调整用户的PC板外部装饰盖使用。
T
ABLE
6. AC - C
极特
,
V
DD
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
f
OUT
t
SK （ O）
t
JIT （ CC ）
t
JIT （ φ ）
t
R
/ t
F
参数
输出频率
输出偏斜;注： 1 ， 2
周期到周期抖动
RMS相位抖动（随机） ;
注3
输出上升/下降时间
125MHz的， （ 1.875MHz - 为20MHz ）
100MHz的， （ 1.875MHz - 为20MHz ）
20 ％至80％
测试条件
FSEL = 0
FSEL = 1
最低
典型
125
100
待定
40
0.44
0.44
450
最大
单位
兆赫
兆赫
ps
ps
ps
ps
ps
%
ODC
输出占空比
50
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DD
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
844008AY
-16
www.icst.com/products/hiperclocks.html
4
REV 。一2006年2月1日
初步
集成
电路
系统公司
ICS844008-16
F
EMTO
C
锁
C
RYSTAL
-
TO
-
LVDS F
Characteristic低频
S
YNTHESIZER
AT
T
YPICAL
P
HASE
N
OISE
0
-10
-20
-30
-40
-50
-60
125MH
Z
A
T
3.3V
PCI Express的抖动滤波器
125MHz
RMS相位抖动（随机）
1.875Mhz到20MHz = 0.44ps （典型值）
N
OISE
P
OWER
dBc的
Hz
-70
-80
-90
-100
-110
原始相位噪声数据
-120
-130
-140
-150
-160
-170
-180
-190
1k
10k
相位噪声加入结果
PCI Express的过滤器，以原始数据
100k
1M
10M
100M
O
FFSET
F
Characteristic低频
(H
Z
)
844008AY
-16
www.icst.com/products/hiperclocks.html
5
REV 。一2006年2月1日
QQ：2881677436 复制
