FEMTOCLOCKS CRYSTAL - TO- LVDS
频率合成器
ICS844002
G
ENERAL
D
ESCRIPTION
该ICS844002是2 LVDS输出的合成器
优化生成的光纤通道基准
HiPerClockS
时钟的频率，并且是在一个构件
HiPerClockS
TM
系列高性能时钟
来自IDT的解决方案。采用26.5625MHz 18pF之
并联谐振晶体，以下频率可
基础上产生的2个频率选择引脚（ F_SEL [1 ：0]） ：
212.5MHz ， 187.5MHz ， 159.375MHz ， 106.25MHz和
53.125MHz 。该ICS844002采用IDT的3
rd
代低
相位噪声VCO技术，能够实现<1ps典型均方根
相位抖动，轻松满足光纤通道的抖动要求。
该ICS844002封装在一个小型20引脚TSSOP封装。
F
EATURES
两个LVDS输出
可选的晶体振荡器接口
或LVCMOS / LVTTL单端输入
支持下列输出频率： 212.5MHz ，
187.5MHz ， 159.375MHz ， 106.25MHz和53.125MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 212.5MHz ，采用26.5625MHz晶振
（ 637KHz - 10MHz时） ： 0.65ps （典型值）
全3.3V或2.5V电源模式
0 ° C至70 ° C的环境工作温度
有两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
IC
S
F
Characteristic低频
S
ELECT
F
油膏
T
ABLE
输入
输入
频率
（兆赫）
26.5625
26.5625
26.5625
26.5625
23.4375
F_SEL1 F_SEL0
0
0
1
1
0
0
1
0
1
0
M分频器
价值
24
24
24
24
24
N分频器
价值
3
4
6
12
3
M / N分频器
价值
8
6
4
2
8
产量
频率
（兆赫）
212.5
159.375
106.25
53.125
187.5
P
IN
A
SSIGNMENT
nc
V
DDO
Q0
nQ0
MR
nPLL_SEL
nc
V
DDA
F_SEL0
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
Q1
nQ1
GND
nc
nXTAL_SEL
REF_CLK
XTAL_IN
XTAL_OUT
F_SEL1
ICS844002
20引脚TSSOP
6.5毫米X 4.4毫米X 0.92毫米
包体
G封装
顶视图
B
LOCK
D
IAGRAM
F_SEL [1 ：0]的
下拉
nPLL_SEL
下拉
REF_CLK
下拉
26.5625MHz
2
Q0
1
1
XTAL_IN
OSC
XTAL_OUT
nXTAL_SEL
下拉
0
相
探测器
VCO
637.5MHz
(w/26.5625MHz
参考）
F_SEL [1 ：0]的
0 0 ÷3
0 1 ÷4
1 0 ÷6
1 1 ÷12
nQ0
Q1
nQ1
0
M = 24 （固定）
MR
下拉
IDT
/ ICS
LVDS频率合成器
1
ICS844002AG REV 。一个2007年9月28日
ICS844002
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1, 7
2, 20
3, 4
5
名字
nc
V
DDO
Q0 ， nQ0
MR
TYPE
未使用
动力
OUPUT
输入
描述
无连接。
输出电源引脚。
差分输出对。 LVDS接口的水平。
高电平有效复位硕士。当逻辑高电平时，内部分隔为
复位造成真正的输出QX走低， INVER泰德输出nQx
下拉
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
PLL和REF_CLK作为输入给除法器之间进行选择。当
下拉低，选择锁相环（ PLL使能） 。当HIGH ，取消选择的参考时钟
（ PLL旁路） 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
下拉频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
并联谐振CR石英晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
下拉LVCMOS / LVTTL参考时钟输入。
CR石英晶体或REF_CLK输入作为PLL的参考与选择
下拉来源。选择低时， XTAL输入。选择REF_CLK HIGH的时候。
LVCMOS / LVTTL接口电平。
无连接。
电源接地。
差分输出对。 LVDS接口的水平。
6
8
9, 11
10
12, 13
14
15
16
17
18, 19
nPLL_SEL
V
DDA
F_SEL0,
F_SEL1
V
DD
XTAL_OUT ，
XTAL_IN
REF_CLK
nXTAL_SEL
nc
GND
NQ1 ， Q1
输入
动力
输入
动力
输入
输入
输入
未使用
动力
产量
注意：
下拉
指的是内部的输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
下拉
参数
输入电容
输入下拉电阻
测试条件
最低
典型
4
51
最大
单位
pF
kΩ
IDT
/ ICS
LVDS频率合成器
2
ICS844002AG REV 。一个2007年9月28日
ICS844002
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
A
BSOLUTE
M
AXIMUM
R
ATINGS
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
贮藏温度，T
英镑
4.6V
-0.5V到V
DD
+ 0.5V
10mA
15mA
-65 ℃150 ℃的
注：如果运行条件超出绝对下上市
最大额定值可能会造成永久性损坏
装置。这些评价只强调规范。 OP-功能
产品的关合作在这些条件下或超出任何条件
在这些上市
DC特性
or
AC特性
不
暗示。暴露在绝对最大额定值条件为前
往往还会影响产品的可靠性。
封装的热阻抗，
θ
JA
73.2 ℃/ W（ 0 LFPM ）
T
ABLE
3A 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
V
DD
– 0.12
3.135
典型
3.3
3.3
3.3
最大
3.465
3.465
3.465
105
12
120
单位
V
V
V
mA
mA
mA
T
ABLE
3B 。 P
OWER
S
UPPLY
DC
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
电源电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
V
DD
– 0.10
2.375
典型
2.5
2.5
2.5
最大
2.625
2.625
2.625
95
10
90
单位
V
V
V
mA
mA
mA
T
ABLE
3C 。 LVCMOS / LVTTL DC
极特
,
V
DD
= V
DDO
= 3.3V±5%
OR
2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
IH
V
IL
I
IH
参数
输入高电压
输入低电压
输入
HIGH CURRENT
输入
低电流
REF_CLK ， MR，
F_SEL0 ， F_SEL1 ，
nPLL_SEL ， nXTAL_SEL ，
REF_CLK ， MR，
F_SEL0 ， F_SEL1 ，
nPLL_SEL ， nXTAL_SEL ，
测试条件
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= V
IN
= 3.465
或2.5V
V
DD
= 3.465V或2.5V ，
V
IN
= 0V
-150
最小典型
2
1.7
-0.3
-0.3
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
150
单位
V
V
V
V
A
I
IL
A
IDT
/ ICS
LVDS频率合成器
3
ICS844002AG REV 。一个2007年9月28日
ICS844002
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
T
ABLE
3D 。 LVDS DC
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
1.4
1.525
测试条件
最低
300
典型
450
最大
600
50
1.65
50
单位
mV
mV
V
mV
T
ABLE
3E 。 LVDS DC
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
V
OD
Δ
V
OD
V
OS
Δ
V
OS
参数
差分输出电压
V
OD
幅度变化
失调电压
V
OS
幅度变化
1.0
测试条件
最低
250
典型
400
最大
550
50
1.4
50
单位
mV
mV
V
mV
T
ABLE
4. C
RYSTAL
C
极特
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
注：使用一个18pF之并联谐振晶体特征。
23.33
测试条件
最低
典型
26.5625
最大
28.33
50
7
1
单位
兆赫
Ω
pF
mW
基本
IDT
/ ICS
LVDS频率合成器
4
ICS844002AG REV 。一个2007年9月28日
ICS844002
FEMTOCLOCKS CRYSTAL - TO- LVDS频率合成器
T
ABLE
5A 。 AC - C
极特
,
V
DD
= V
DDO
= 3.3V ±5％ ，T
A
= 0°C
TO
70°C
符号
参数
测试条件
F_SEL [1： 0] = 00
f
OUT
输出频率
F_SEL [1： 0] = 01
F_SEL [1：0 ] = 10
F_SEL [1： 0] = 11
t
SK （ O）
输出偏斜;注： 1 ， 2
212.5MHz ， （ 637KHz - 10MHz时）
159.375MHz ， （ 637KHz - 10MHz时）
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
106.25MHz ， （ 637kHz -10MHz ）
53.125MHz ， （ 637KHz - 10MHz时）
187.5MHz ， （ 637kHz - 10MHz时）
t
R
/ t
F
ODC
输出上升/下降时间
输出占空比
20 ％至80％
250
0.65
0.61
0.74
0.64
0.80
500
52
55
最低
186.67
14 0
93.33
46.67
典型
最大
226.66
170
113.33
56.66
15
单位
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
%
%
F_SEL [1 ：0]的
≠
÷3
48
F_SEL [1：0 ] = ÷3
45
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
T
ABLE
5B 。 AC - C
极特
,
V
DD
= V
DDO
= 2.5V ±5％ ，T
A
= 0°C
TO
70°C
符号
参数
测试条件
F_SEL [1： 0] = 00
f
OUT
输出频率
F_SEL [1： 0] = 01
F_SEL [1：0 ] = 10
F_SEL [1： 0] = 11
t
SK （ O）
输出偏斜;注2： 4
212.5MHz ， （ 637KHz - 10MHz时）
159.375MHz ， （ 637KHz - 10MHz时）
t
JIT （ φ ）
RMS相位抖动（随机） ;
注3
106.25MHz ， （ 637kHz -10MHz ）
53.125MHz ， （ 637KHz - 10MHz时）
187.5MHz ， （ 637kHz - 10MHz时）
t
R
/ t
F
ODC
输出上升/下降时间
输出占空比
20 ％至80％
250
0.65
0.61
0.74
0.64
0.80
500
52
55
最低
186.67
14 0
93.33
46.67
典型
最大
226.66
170
113.33
56.66
15
单位
兆赫
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
ps
ps
%
%
F_SEL [1 ：0]的
≠
÷3
48
F_SEL [1：0 ] = ÷3
45
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
IDT
/ ICS
LVDS频率合成器
5
ICS844002AG REV 。一个2007年9月28日
QQ：2881677436 复制
