初步
FEMTOCLOCKS- CRYSTAL - TO -
LVHSTL频率合成器
ICS8422002I-01
特点
两个LVHSTL输出（V
OH
最大值= 1.2V ）
可选晶体振荡器接口或
LVCMOS / LVTTL单端输入
支持以下输出频率： 156.25MHz ，
125MHz的，中的62.5MHz
VCO范围：为560MHz - 680MHz的
RMS相位抖动@ 156.25MHz ，使用25MHz晶体
（ 1.875MHz - 20MHz的） ： 0.44ps （典型值）
供电方式：
核心/输出
3.3V/1.8V
2.5V/1.8V
-40 ° C至85°C的工作环境温度
可用两个标准（ RoHS指令5 ）和无铅（ RoHS指令6 ）
套餐
概述
该ICS8422002I - 01是2的输出LVHSTL
合成优化，产生以太网
HiPerClockS
参考时钟的频率，并且是在一个构件
HiPerClockS
TM
系列高性能时钟
来自IDT的解决方案。使用25MHz的18pF之并行
谐振晶体时，可以产生以下频率
基于该2频率选择引脚（ F_SEL [1 ：0]） ： 156.25MHz ，
125MHz的和中的62.5MHz 。该ICS8422002I -01采用IDT的3
rd
代低相位噪声VCO技术，能够实现1PS
或更低的典型RMS相位抖动，轻松满足以太网抖动
要求。该ICS8422002I -01封装在一个小的20针
TSSOP封装。
ICS
引脚分配
nc
V
DDO
Q0
nQ0
MR
nPLL_SEL
nc
V
DDA
F_SEL0
V
DD
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
DDO
Q1
nQ1
GND
V
DD
nXTAL_SEL
REF_CLK
XTAL_IN
XTAL_OUT
F_SEL1
框图
F_SEL [1 ：0]的
下拉
nPLL_SEL
下拉
2
ICS422002I-01
20引脚TSSOP
6.5毫米X 4.4毫米X 0.925毫米包主体
G封装
顶视图
Q0
1
F_SEL [1 ：0]的
0 0 ÷4
0 1 ÷5
1 0 ÷10
1 1
未使用
nQ0
REF_CLK
下拉
25MHz
1
XTAL_IN
OSC
XTAL_OUT
nXTAL_SEL
下拉
0
相
探测器
VCO
Q1
nQ1
0
M = 25 （固定）
MR
下拉
本文提供的初步信息代表了在预生产的产物。著名的特点是基于最初的产品特性和/或资格。
集成设备技术公司（ IDT ）保留更改任何电路或规格，恕不另行通知。
IDT / ICS
LVHSTL频率合成器
1
ICS8422002AGI -01 REV 。 2007年11月1日
ICS8422002I-01
FEMTOCLOCKS CRYSTAL - TO- LVHSTL频率合成器
初步
表1.引脚说明
数
1, 7
2, 20
3, 4
名字
nc
V
DDO
Q0 ， nQ0
动力
产量
TYPE
未使用
描述
无连接。
输出电源引脚。
差分输出对。 LVHSTL接口电平。
高电平有效复位硕士。当逻辑高电平时，内部分频器复位
使真实输出QX变低和反相输出nQx
变高。当逻辑低电平时，内部分隔和输出是
启用。 LVCMOS / LVTTL接口电平。
PLL和REF_CLK作为输入给除法器之间进行选择。当低，
选择锁相环（ PLL使能） 。当HIGH ，取消选择的参考时钟（ PLL
绕道） 。 LVCMOS / LVTTL接口电平。
模拟电源引脚。
下拉
频率选择引脚。 LVCMOS / LVTTL接口电平。
核心供电引脚。
并联谐振晶体界面。 XTAL_OUT是输出，
XTAL_IN是输入。
下拉
下拉
单端参考时钟输入。 LVCMOS / LVTTL接口电平。
晶体或REF_CLK输入作为PLL的参考源之间进行选择。
选择低时， XTAL输入。选择REF_CLK HIGH的时候。
LVCMOS / LVTTL接口电平。
电源接地。
差分输出对。 LVHSTL接口电平。
5
MR
输入
下拉
6
8
9, 11
10, 16
12, 13
14
15
17
18, 19
nPLL_SEL
V
DDA
F_SEL0,
F_SEL1
V
DD
XTAL_OUT ，
XTAL_IN
REF_CLK
nXTAL_SEL
GND
NQ1 ， Q1
输入
动力
输入
动力
输入
输入
输入
动力
产量
下拉
注意：
上拉和下拉
是指内部输入电阻。参照表2 ，
引脚特性，
为典型值。
表2.引脚特性
符号
C
IN
R
下拉
参数
输入电容
输入下拉电阻
测试条件
最低
典型
4
51
最大
单位
pF
k
IDT / ICS
LVHSTL频率合成器
2
ICS8422002AGI -01 REV 。 2007年11月1日
ICS8422002I-01
FEMTOCLOCKS CRYSTAL - TO- LVHSTL频率合成器
初步
绝对最大额定值
注：如果运行条件超出了那些在上市
绝对最大额定值
可能对器件造成永久性损坏。
这些评价只强调规范。产品在这些条件或超出任何条件的功能操作
在这些上市
直流特性和交流特性
是不是暗示。暴露在绝对最大额定值条件下，
长时间可能会影响产品的可靠性。
项
电源电压，V
DD
输入，V
I
输出，我
O
连续电流
浪涌电流
封装的热阻抗，
θ
JA
贮藏温度，T
英镑
等级
4.6V
-0.5V到V
DD
+ 0.5V
50mA
100mA
73.2 ℃/ W（ 0 LFPM ）
-65 ℃150 ℃的
DC电气特性
表3A 。直流电源的特点，
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40 ° C至85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
3.135
3.135
1.6
典型
3.3
3.3
1.8
90
10
0
最大
3.465
3.465
2.0
单位
V
V
V
mA
mA
mA
表3B 。直流电源的特点，
V
DD
= V
DDA
= 2.5V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40 ° C至85°C
符号
V
DD
V
DDA
V
DDO
I
DD
I
DDA
I
DDO
参数
核心供电电压
模拟电源电压
输出电源电压
核心供电电流
模拟电源电流
输出电源电流
测试条件
最低
2.375
2.375
1.6
典型
2.5
2.5
1.8
80
10
0
最大
2.625
2.625
2.0
单位
V
V
V
mA
mA
mA
IDT / ICS
LVHSTL频率合成器
3
ICS8422002AGI -01 REV 。 2007年11月1日
ICS8422002I-01
FEMTOCLOCKS CRYSTAL - TO- LVHSTL频率合成器
初步
表3C 。 LVCMOS / LVTTL DC特性，
T
A
= -40 ° C至85°C
符号
V
IH
参数
输入高电压
测试条件
V
DD
= 3.3V
V
DD
= 2.5V
输入低电压
输入
HIGH CURRENT
输入
低电流
REF_CLK ，MR F_SEL [0： 1]
nPLL_SEL ， nXTAL_SEL
REF_CLK ，MR F_SEL [0： 1]
nPLL_SEL ， nXTAL_SEL
V
DD
= 3.3V
V
DD
= 2.5V
V
DD
= V
IN
= 3.465V
或2.625V
V
DD
= 3.465V或2.625V ，
V
IN
= 0V
-5
最低
2
1.7
-0.3
-0.3
典型
最大
V
DD
+ 0.3
V
DD
+ 0.3
0.8
0.7
150
单位
V
V
V
V
A
A
V
IL
I
IH
I
IL
表3D 。 LVHSTL直流特性，
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40 ° C至85°C
符号
V
OH
V
OL
V
OX
V
摇摆
参数
高输出电流;注1
低输出电流;注1
输出电压交叉;注2：
峰至峰输出电压摆幅
测试条件
最低
1.0
0
40
0.6
典型
最大
1.2
0.4
60
1.1
单位
V
V
%
V
注1 ：输出端接有50Ω接地。
注2 ：定义的相对于输出电压摆幅在给定的条件。
表3E 。 LVHSTL直流特性，
V
DD
= V
DDA
= 2.5V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40 ° C至85°C
符号
V
OH
V
OL
V
OX
V
摇摆
参数
高输出电流;注1
低输出电流;注1
输出电压交叉;注2：
峰至峰输出电压摆幅
40
0.9
测试条件
最低
1.0
0.235
60
典型
最大
1.2
单位
V
V
%
V
注1 ：输出端接有50Ω接地。
注2 ：定义的相对于输出电压摆幅在给定的条件。
表4.晶体特性
参数
振荡模式
频率
等效串联电阻（ESR ）
旁路电容
驱动电平
22.4
测试条件
最低
典型
基本
25
27.2
50
7
1
兆赫
最大
单位
pF
mW
IDT / ICS
LVHSTL频率合成器
4
ICS8422002AGI -01 REV 。 2007年11月1日
ICS8422002I-01
FEMTOCLOCKS CRYSTAL - TO- LVHSTL频率合成器
初步
AC电气特性
表5A 。 AC特性，
V
DD
= V
DDA
= 3.3V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40 ° C至85°C
参数
f
OUT
TSK （ O）
tjit （ ）
t
R
/ t
F
ODC
符号
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
输出占空比
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01
F_SEL [1：0 ] = 10
最低
140
112
56
待定
0.44
0.48
0.49
410
50
典型
最大
170
136
68
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
表5B 。 AC特性，
V
DD
= V
DDA
= 2.5V ± 5%, V
DDO
= 1.8V ± 0.2V ，T
A
= -40 ° C至85°C
参数
f
OUT
TSK （ O）
tjit （ ）
t
R
/ t
F
ODC
符号
输出频率
输出偏斜;注： 1 ， 2
156.25MHz ， （ 1.875MHz - 为20MHz ）
RMS相位抖动（随机） ;
注3
输出上升/下降时间
输出占空比
125MHz的， （ 1.875MHz - 为20MHz ）
中的62.5MHz （ 1.875MHz - 为20MHz ）
20 ％至80％
测试条件
F_SEL [1： 0] = 00
F_SEL [1： 0] = 01
F_SEL [1：0 ] = 10
最低
140
112
56
待定
0.41
0.49
0.50
380
50
典型
最大
170
136
68
单位
兆赫
兆赫
兆赫
ps
ps
ps
ps
ps
%
注1 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。测量V
DDO
/2.
注2 ：此参数定义符合JEDEC标准65 。
注3 ：请参考相位噪声图。
IDT / ICS
LVHSTL频率合成器
5
ICS8422002AGI -01 REV 。 2007年11月1日
QQ：2881677436 复制
