集成
电路
系统公司
ICS950220
概述
该
ICS950220
对于使用Intel 845芯片组， PC133或DDR内存台式机设计的单芯片时钟解决方案。它
提供了这样的一个系统中的所有必要的时钟信号。
该
ICS950220
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
引脚说明
引脚数
1, 7, 13, 18,
30, 41, 45
2
3
4, 8, 14, 19, 25, 29,
32, 36, 42
22, 21, 20
5
VDD
X1
X2
GND
3V66 (3:1)
PCICLK7
FS0
PCICLK8
6
FS1
9
WDEN
PCICLK0
IN
IN
OUT
OUT
OUT
PWR
IN
IN
IN
I / O
OUT
IN
PWR
OUT
IN
IN
OUT
OUT
IN
OUT
OUT
IN
OUT
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
硬件使能看门狗电路。当锁存使能高。
3.3V PCI时钟输出。
3.3V PCI时钟输出。
实时系统复位信号的频率值或看门狗超时蒂默。
这个信号是低有效。
模拟电源3.3V 。
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通时的FS （4 ：0）
输入是有效的，并准备进行采样（高电平有效） 。
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。跨NAL时钟被禁止和VCO和CR是石英晶体
S T O·P P E D 。牛逼helatencyofthep嗷嗷嗷嗷ERD nwillnotbegreaterthan 3米秒。
时钟引脚用于I
2
circuitr 5V容限。
数据引脚用于I
2
circuitr 5V容限。
通过我的3.3V输出可选
2
C到来自内部VCO或66MHz的
48MHz/24MHz.
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
模拟电源3.3V 。
3.3V固定48MHz的时钟输出的DOT 。
这将选择频率为SEL24_48输出。
H I克H = 2 4 M·H ，L嗷嗷= 4 8 M·H态。
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
3.3V固定48MHz的时钟输出的USB接口。
该引脚建立基准电流为CPUCLK的对。该引脚需要
一个固定的精密电阻连接到地，以便建立相应的
电流。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出
"Complementor y"时钟的差分对CPU输出。这些都是当前
输出和外部电阻所需要的电压偏置。
"True"时钟的差分对CPU输出。这些电流输出和
外部电阻器所需的偏压。
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
3.3V ， 14.318MHz的参考时钟输出。
引脚名称
TYPE
PWR
IN
OUT
PWR
OUT
OUT
IN
OUT
3.3V电源。
铬石英晶体输入，具有跨NAL负荷上限（ 33pF的）和反馈电阻从X2 。
铬石英晶体输出，标称14.318MHz 。具有跨NAL负荷上限（ 33pF的） 。
接地引脚3.3V电源。
3.3V固定66MHz的时钟输出的枢纽。
3.3V PCI时钟输出
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
3.3V PCI时钟输出。
描述
17 ， 16 ，15， 12 ，11， 10 PCICLK （6： 1）
23
24
RESET＃
VDDA
VTT_PWRGD
26
PD ＃
28
27
31
33
34
35
37
38
39, 43, 46
40, 44, 47
48
0467F—07/28/05
SCLK
SDATA
3V66_0/24_48MHZ#
FS4
AVDD48
48MHz_DOT
SEL24_48
FS3
48MHz_USB
I REF
MULTSEL0
CPUCLKC （2 ：0）
CPUCLKT （2 ：0）
FS2
REF
2
QQ：2881677436 复制
