【集成电路系统公司ICSSSTV16859DDR 13位至26位寄存缓冲器推荐应用： DDR内存模块提】,IC型号ICS16859,ICS16859 PDF资料,ICS16859经销商,ic,电子元器件-51电子网

集成

电路

系统公司

ICSSSTV16859

DDR 13位至26位寄存缓冲器

推荐应用：

DDR内存模块

提供完整的DDR DIMM逻辑解决方案

ICS93V857或ICS95V857

SSTL_2兼容的数据寄存器

产品特点：

差分时钟信号

会见SSTL_2信号数据

??支持对输出SSTL_2 II类规范

低电压操作

- V

= 2.3V至2.7V

提供64引脚TSSOP和56引脚VFQFN （ MLF2 ）

套餐

销刀豆网络gurations

Q13A

Q12A

Q11A

Q10A

Q9A

VDDQ

GND

Q8A

Q7A

Q6A

Q5A

Q4A

Q3A

Q2A

GND

Q1A

Q13B

VDDQ

Q12B

Q11B

Q10B

Q9B

Q8B

Q7B

Q6B

GND

VDDQ

Q5B

Q4B

Q3B

Q2B

Q1B

VDDQ

GND

D13

D12

VDD

VDDQ

GND

D11

D10

GND

RESET＃

GND

CLK ＃

CLK

VDDQ

VDD

VREF

GND

VDDQ

VDD

GND

VDDQ

真值表

输入

RESET＃

CLK

X或

漂浮的

L或H

CLK ＃

X或

漂浮的

L或H

X或

漂浮的

Q输出

0(2)

64引脚TSSOP

6.10毫米。机身，0.50毫米。沥青

Q8A

VDDQ

Q9A

Q10A

Q11A

Q12A

Q13A

VDDQ

GND

D13

D12

VDD

VDDQ

D11

注意事项：

H = "High"信号电平

L = "Low"信号电平

↑

=过渡"Low"到"High"

↓

=过渡"High"到"Low"

X =不关心

前表示稳态输出电平

输入条件成立。

框图

CLK

CLK ＃

RESET＃

VREF

CLK

Q1A

Q1B

Q7A

Q6A

Q5A

Q4A

Q3A

Q2A

Q1A

Q13B

VDDQ

Q12B

Q11B

Q10B

Q9B

Q8B

ICSSSTV16859

D10

ICSSSTV16859

RESET＃

GND

CLK ＃

CLK

VDDQ

VDD

VREF

TO 12其他渠道

0003G—05/21/02

Q7B

Q6B

VDDQ

Q5B

Q4B

Q3B

Q2B

Q1B

VDDQ

VDD

VDDQ

56引脚VFQFN （ MLF2 ）

ICSSSTV16859

概述

在13位到26位的ICSSSTV16859是一种通用的总线驱动器，设计用于2.3V至2.7VV

操作和

SSTL_2 I / O级别，除了LVCMOS RESET ＃输入。

从D个数据流，以Q由差分时钟（CLK / CLK ＃）和一个控制信号（ RESET＃）来控制。该

CLK的上升沿被用于触发所述数据流，而CLK ＃是用来维持足够的噪声容限

其中，如RESET＃，一个LVCMOS异步信号，旨在用于在仅通电的时间。

ICSSSTV16859支持低功耗待机操作。逻辑电平为RESET ＃ “低”保证了所有内部

寄存器和输出（Q ）被复位到逻辑“低”状态，所有输入接收器，数据（D）和时钟（CLK /

CLK ＃）被关闭。请注意， RESET ＃必须始终与LVCMOS水平的有效支持

逻辑状态，因为VREF可能不会在上电期间保持稳定。

为了确保输出处于定义的逻辑状态稳定的时钟已经提供之前， RESET ＃必须

在上电时逻辑“低”级别举行。

在DDR DIMM的应用，RESET ＃被指定为完全异步相对于CLK和

CLK ＃。因此，没有时序关系，可以在两个信号之间得到保证。时进入低功率

待机状态下，该寄存器将被清除，输出将被驱动为逻辑“低”级别相对迅速

到时禁用差分输入接收器。这确保在输出无毛刺。不过，

走出低功耗待机状态时，寄存器将被激活快速相对于时间

使差分输入接收器。当输入的数据处于逻辑电平“低”和时钟稳定

在“低” - 到 - “高”的RESET ＃过渡，直到输入接收器完全启用，该设计可确保

该输出端将保持在逻辑“低”电平。

引脚配置（ 64引脚TSSOP ）

引脚数

1-5, 8-14, 16, 17, 19-25, 28-32

7, 15, 26, 34, 39, 43, 50, 54,

58, 63

6, 18, 27, 33, 38, 47, 59, 64

35, 36, 40-42, 44, 52, 53, 55-

57, 61, 62

37, 46, 60

引脚名称

Q (13:1)

GND

VDDQ

D (13:1)

CLK

CLK ＃

VDD

RESET＃

VREF

TYPE

产量

PWR

输入

PWR

输入

数据输出

地

输出电源电压， 2.5V标称

数据输入

正面主时钟输入

负主时钟输入

核心供电电压， 2.5V标称

RESET （低电平有效）

输入参考电压标称值为2.5V

描述

引脚配置（ 56引脚MLF2 ）

引脚数

1-8, 10-16, 18-22, 50-54, 56

37, 48

9, 17, 23, 27, 34, 44, 49, 55

24, 25, 28-31, 39-43, 46, 47

26, 33, 45

0003G—05/21/02

引脚名称

Q (13:1)

GND

VDDQ

D (13:1)

CLK

CLK ＃

VDD

RESET＃

VREF

中心垫

TYPE

产量

PWR

输入

PWR

输入

PWR

数据输出

地

描述

输出电源电压， 2.5V标称

数据输入

正面主时钟输入

负主时钟输入

核心供电电压， 2.5V标称

RESET （低电平有效）

输入参考电压标称值为2.5V

地（ MLF2包只）

ICSSSTV16859

绝对最大额定值

储存温度。。。。。。。。。。。。。。。。。。。。

电源电压。。。。。。。。。。。。。。。。。。。。。。。。。

输入电压

1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

输出电压

1,2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

输入钳位电流。。。。。。。。。。。。。。。。。。。。

输出钳位电流。。。。。。。。。。。。。。。。。。。

连续输出电流。。。。。。。。。。。。。。。

, V

DDQ

或GND电流/针。。。。。。。。。。。

封装的热阻抗

...............

-65 ° C至+ 150°C

-0.5至3.6V

-0.5到V

+0.5

-0.5到V

DDQ

+0.5

-50毫安

-100毫安

55°C/W

注意事项：

1.输入和输出负电压

评级可能被排除在外，如果输入

输出钳位评级观察。

2.本目前仅在流动

输出处于高状态电

＆ GT ; V

DDQ

3.封装的热阻抗

根据计算出的

JESD 51 。

超出上述上市

绝对最大额定值

可能对器件造成永久性损坏。这些

额定值仅应力的规格和装置的这些功能操作或上述任何其他情况

在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件

长时间可能会影响产品的可靠性。

推荐工作条件

参数

DDQ

REF

IH（ DC）的

IH （AC）的

IL （ DC ）

ICR

描述

电源电压

I / O电源电压

参考电压

终止电压

输入电压

DC输入高电压

交流输入高电压

数据输入

DC输入低电压

AC输入低电压

输入高电压电平

RESET＃

输入低电平

共模输入范围

CLK ， CLK ＃

差分输入电压

交叉点电压差分时钟

对

高电平输出电流

低电平输出电流

工作自由空气的温度

民

2.3

1.15

REF

- 0.04

REF

+ 0.15

REF

+ 0.31

典型值

2.5

1.25

REF

最大

2.7

1.35

REF

+ 0.04

DDQ

单位

REF

- 0.15

REF

- 0.31

1.7

0.97

0.36

DDQ

/2) - 0.2

0.7

1.53

DDQ

/2) + 0.2

-20

°C

通过保证为设计，而不是100 ％生产测试。

0003G—05/21/02

ICSSSTV16859

电气特性 - DC

= 0 - 70 ℃; V

= 2.5 +/-0.2V, V

DDQ

= 2.5 +/- 0.2V ; （除非另有说明）

符号

参数

= -18mA

= -100A

= -16mA

= 100A

= 16毫安

所有的输入

= V

或GND

待机（静态）

RESET ＃ = GND

= V

IH （AC）的

或V

白细胞介素（AC）的

工作（静态）

RESET ＃ = V

工作动态

= V

IH （AC）的

或V

白细胞介素（AC）的

（仅时钟）

CLK和CLK ＃开关

占空比为50％。

= 0

RESET ＃ = V

= V

IH （AC）的

或V

白细胞介素（AC）的

动态工作CLK和CLK ＃开关

（每个数据输入端） 50 ％的占空比。一个数据

在输入开关的一半

的时钟频率， 50％的

占空比

输出高

= -20mA

输出低

= 20mA下

- r

每个

= 20mA下，T

= 25° C

单独的位

数据输入

= V

REF

±350mV

CLK和CLK ＃

ICR

= 1.25V, V

我（PP）的

= 360mV

条件

DDQ

2.3V

2.3V-2.7V

2.3V

2.3V-2.7V

2.3V

2.7V

DDQ

0.2

1.95

0.2

0.35

±5

0.01

民

典型值

最大

-1.2

单位

2.7V

μ /时钟

兆赫

DDD

μA /时钟

兆赫/数据

O（ D）

2.3V-2.7V

2.5V

13.5

2.5

3.5

注意事项：

1 - 通过设计保证，而不是100 ％生产测试。

0003G—05/21/02

ICSSSTV16859

时序要求

（在推荐工作的自由空气的温度范围，除非另有说明）

DDQ

= 2.5V ± 0.2V

符号

参数

民

最大

时钟频率

200

时钟

TSSOP

1.7

2.7

时钟到输出时间

VFQFN （ MLF2 ）

1.6

2.6

复位输出时间

RST

输出压摆率

0.60

建立时间，高摆率

2 & 4

CLK ↑数据之前， CLK ＃ ↓

3&4

0.80

建立时间，慢转换速率

0.40

保持时间，快速压摆率

2 & 4

CLK ↑数据后， CLK ＃ ↓

0.50

保持时间，慢转换速率

3 & 4

1 - 通过设计保证，而不是100 ％生产测试。

注意事项：

2 - 对于数据信号输入转换率

≥

1V/ns.

3 - 对于数据信号输入转换率

≥

0.5V / ns到< 1V / ns的。

4 - CLK ， CLK ＃信号输入转换率

≥

1V/ns.

单位

兆赫

V / ns的

开关特性

（在推荐工作的自由空气的温度范围内，除非另有说明）（参见图1）

从

= 2.5V ±0.2V

单位

符号

民

典型值

最大

（输入）

（输出）

200

兆赫

最大

CLK ， CLK ＃（ TSSOP ）

1.7

2.3

2.7

CLK ， CLK ＃（ VFQFN [ MLF2 ] ）

1.6

2.1

2.6

RESET＃

PHL

0003G—05/21/02

集成

电路

系统公司

ICSSSTV16859

DDR 13位至26位寄存缓冲器

推荐应用：

DDR内存模块

提供完整的DDR DIMM逻辑解决方案

ICS93V857或ICS95V857

SSTL_2兼容的数据寄存器

产品特点：

差分时钟信号

会见SSTL_2信号数据

??支持对输出SSTL_2 II类规范

低电压操作

- V

= 2.3V至2.7V

提供64引脚TSSOP和56引脚VFQFN （ MLF2 ）

套餐

销刀豆网络gurations

Q13A

Q12A

Q11A

Q10A

Q9A

VDDQ

GND

Q8A

Q7A

Q6A

Q5A

Q4A

Q3A

Q2A

GND

Q1A

Q13B

VDDQ

Q12B

Q11B

Q10B

Q9B

Q8B

Q7B

Q6B

GND

VDDQ

Q5B

Q4B

Q3B

Q2B

Q1B

VDDQ

GND

D13

D12

VDD

VDDQ

GND

D11

D10

GND

RESET＃

GND

CLK ＃

CLK

VDDQ

VDD

VREF

GND

VDDQ

VDD

GND

VDDQ

真值表

输入

RESET＃

CLK

X或

漂浮的

L或H

CLK ＃

X或

漂浮的

L或H

X或

漂浮的

Q输出

0(2)

64引脚TSSOP

6.10毫米。机身，0.50毫米。沥青

Q8A

VDDQ

Q9A

Q10A

Q11A

Q12A

Q13A

VDDQ

GND

D13

D12

VDD

VDDQ

D11

注意事项：

H = "High"信号电平

L = "Low"信号电平

↑

=过渡"Low"到"High"

↓

=过渡"High"到"Low"

X =不关心

前表示稳态输出电平

输入条件成立。

框图

CLK

CLK ＃

RESET＃

VREF

CLK

Q1A

Q1B

Q7A

Q6A

Q5A

Q4A

Q3A

Q2A

Q1A

Q13B

VDDQ

Q12B

Q11B

Q10B

Q9B

Q8B

ICSSSTV16859

D10

ICSSSTV16859

RESET＃

GND

CLK ＃

CLK

VDDQ

VDD

VREF

TO 12其他渠道

0003G—05/21/02

Q7B

Q6B

VDDQ

Q5B

Q4B

Q3B

Q2B

Q1B

VDDQ

VDD

VDDQ

56引脚VFQFN （ MLF2 ）

ICSSSTV16859

概述

在13位到26位的ICSSSTV16859是一种通用的总线驱动器，设计用于2.3V至2.7VV

操作和

SSTL_2 I / O级别，除了LVCMOS RESET ＃输入。

从D个数据流，以Q由差分时钟（CLK / CLK ＃）和一个控制信号（ RESET＃）来控制。该

CLK的上升沿被用于触发所述数据流，而CLK ＃是用来维持足够的噪声容限

其中，如RESET＃，一个LVCMOS异步信号，旨在用于在仅通电的时间。

ICSSSTV16859支持低功耗待机操作。逻辑电平为RESET ＃ “低”保证了所有内部

寄存器和输出（Q ）被复位到逻辑“低”状态，所有输入接收器，数据（D）和时钟（CLK /

CLK ＃）被关闭。请注意， RESET ＃必须始终与LVCMOS水平的有效支持

逻辑状态，因为VREF可能不会在上电期间保持稳定。

为了确保输出处于定义的逻辑状态稳定的时钟已经提供之前， RESET ＃必须

在上电时逻辑“低”级别举行。

在DDR DIMM的应用，RESET ＃被指定为完全异步相对于CLK和

CLK ＃。因此，没有时序关系，可以在两个信号之间得到保证。时进入低功率

待机状态下，该寄存器将被清除，输出将被驱动为逻辑“低”级别相对迅速

到时禁用差分输入接收器。这确保在输出无毛刺。不过，

走出低功耗待机状态时，寄存器将被激活快速相对于时间

使差分输入接收器。当输入的数据处于逻辑电平“低”和时钟稳定

在“低” - 到 - “高”的RESET ＃过渡，直到输入接收器完全启用，该设计可确保

该输出端将保持在逻辑“低”电平。

引脚配置（ 64引脚TSSOP ）

引脚数

1-5, 8-14, 16, 17, 19-25, 28-32

7, 15, 26, 34, 39, 43, 50, 54,

58, 63

6, 18, 27, 33, 38, 47, 59, 64

35, 36, 40-42, 44, 52, 53, 55-

57, 61, 62

37, 46, 60

引脚名称

Q (13:1)

GND

VDDQ

D (13:1)

CLK

CLK ＃

VDD

RESET＃

VREF

TYPE

产量

PWR

输入

PWR

输入

数据输出

地

输出电源电压， 2.5V标称

数据输入

正面主时钟输入

负主时钟输入

核心供电电压， 2.5V标称

RESET （低电平有效）

输入参考电压标称值为2.5V

描述

引脚配置（ 56引脚MLF2 ）

引脚数

1-8, 10-16, 18-22, 50-54, 56

37, 48

9, 17, 23, 27, 34, 44, 49, 55

24, 25, 28-31, 39-43, 46, 47

26, 33, 45

0003G—05/21/02

引脚名称

Q (13:1)

GND

VDDQ

D (13:1)

CLK

CLK ＃

VDD

RESET＃

VREF

中心垫

TYPE

产量

PWR

输入

PWR

输入

PWR

数据输出

地

描述

输出电源电压， 2.5V标称

数据输入

正面主时钟输入

负主时钟输入

核心供电电压， 2.5V标称

RESET （低电平有效）

输入参考电压标称值为2.5V

地（ MLF2包只）

ICSSSTV16859

绝对最大额定值

储存温度。。。。。。。。。。。。。。。。。。。。

电源电压。。。。。。。。。。。。。。。。。。。。。。。。。

输入电压

1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

输出电压

1,2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

输入钳位电流。。。。。。。。。。。。。。。。。。。。

输出钳位电流。。。。。。。。。。。。。。。。。。。

连续输出电流。。。。。。。。。。。。。。。

, V

DDQ

或GND电流/针。。。。。。。。。。。

封装的热阻抗

...............

-65 ° C至+ 150°C

-0.5至3.6V

-0.5到V

+0.5

-0.5到V

DDQ

+0.5

-50毫安

-100毫安

55°C/W

注意事项：

1.输入和输出负电压

评级可能被排除在外，如果输入

输出钳位评级观察。

2.本目前仅在流动

输出处于高状态电

＆ GT ; V

DDQ

3.封装的热阻抗

根据计算出的

JESD 51 。

超出上述上市

绝对最大额定值

可能对器件造成永久性损坏。这些

额定值仅应力的规格和装置的这些功能操作或上述任何其他情况

在规范的业务部门所列出的是不是暗示。暴露在绝对最大额定值条件

长时间可能会影响产品的可靠性。

推荐工作条件

参数

DDQ

REF

IH（ DC）的

IH （AC）的

IL （ DC ）

ICR

描述

电源电压

I / O电源电压

参考电压

终止电压

输入电压

DC输入高电压

交流输入高电压

数据输入

DC输入低电压

AC输入低电压

输入高电压电平

RESET＃

输入低电平

共模输入范围

CLK ， CLK ＃

差分输入电压

交叉点电压差分时钟

对

高电平输出电流

低电平输出电流

工作自由空气的温度

民

2.3

1.15

REF

- 0.04

REF

+ 0.15

REF

+ 0.31

典型值

2.5

1.25

REF

最大

2.7

1.35

REF

+ 0.04

DDQ

单位

REF

- 0.15

REF

- 0.31

1.7

0.97

0.36

DDQ

/2) - 0.2

0.7

1.53

DDQ

/2) + 0.2

-20

°C

通过保证为设计，而不是100 ％生产测试。

0003G—05/21/02

ICSSSTV16859

电气特性 - DC

= 0 - 70 ℃; V

= 2.5 +/-0.2V, V

DDQ

= 2.5 +/- 0.2V ; （除非另有说明）

符号

参数

= -18mA

= -100A

= -16mA

= 100A

= 16毫安

所有的输入

= V

或GND

待机（静态）

RESET ＃ = GND

= V

IH （AC）的

或V

白细胞介素（AC）的

工作（静态）

RESET ＃ = V

工作动态

= V

IH （AC）的

或V

白细胞介素（AC）的

（仅时钟）

CLK和CLK ＃开关

占空比为50％。

= 0

RESET ＃ = V

= V

IH （AC）的

或V

白细胞介素（AC）的

动态工作CLK和CLK ＃开关

（每个数据输入端） 50 ％的占空比。一个数据

在输入开关的一半

的时钟频率， 50％的

占空比

输出高

= -20mA

输出低

= 20mA下

- r

每个

= 20mA下，T

= 25° C

单独的位

数据输入

= V

REF

±350mV

CLK和CLK ＃

ICR

= 1.25V, V

我（PP）的

= 360mV

条件

DDQ

2.3V

2.3V-2.7V

2.3V

2.3V-2.7V

2.3V

2.7V

DDQ

0.2

1.95

0.2

0.35

±5

0.01

民

典型值

最大

-1.2

单位

2.7V

μ /时钟

兆赫

DDD

μA /时钟

兆赫/数据

O（ D）

2.3V-2.7V

2.5V

13.5

2.5

3.5

注意事项：

1 - 通过设计保证，而不是100 ％生产测试。

0003G—05/21/02

ICSSSTV16859

时序要求

（在推荐工作的自由空气的温度范围，除非另有说明）

DDQ

= 2.5V ± 0.2V

符号

参数

民

最大

时钟频率

200

时钟

TSSOP

1.7

2.7

时钟到输出时间

VFQFN （ MLF2 ）

1.6

2.6

复位输出时间

RST

输出压摆率

0.60

建立时间，高摆率

2 & 4

CLK ↑数据之前， CLK ＃ ↓

3&4

0.80

建立时间，慢转换速率

0.40

保持时间，快速压摆率

2 & 4

CLK ↑数据后， CLK ＃ ↓

0.50

保持时间，慢转换速率

3 & 4

1 - 通过设计保证，而不是100 ％生产测试。

注意事项：

2 - 对于数据信号输入转换率

≥

1V/ns.

3 - 对于数据信号输入转换率

≥

0.5V / ns到< 1V / ns的。

4 - CLK ， CLK ＃信号输入转换率

≥

1V/ns.

单位

兆赫

V / ns的

开关特性

（在推荐工作的自由空气的温度范围内，除非另有说明）（参见图1）

从

= 2.5V ±0.2V

单位

符号

民

典型值

最大

（输入）

（输出）

200

兆赫

最大

CLK ， CLK ＃（ TSSOP ）

1.7

2.3

2.7

CLK ， CLK ＃（ VFQFN [ MLF2 ] ）

1.6

2.1

2.6

RESET＃

PHL

0003G—05/21/02