停产（ 8/99 - 最后点菜; 12/99 - 最后一艘船）
IBM11M4730C4M X 72 E12 / 10 ， 5.0V ，金。
IBM13T8644HPB
IBM13T8644HPC
8M ×64 SDRAM SO DIMM
特点
144引脚JEDEC标准， 8个字节的小外形
双列直插式内存模块
8Mx64同步DRAM SO DIMM
低功耗
性能：
-360
CAS延迟
f
CK
时钟频率
t
CK
时钟周期
t
AC
时钟存取时间
3
100
10
6
-10
3
100
10
7
兆赫
ns
ns
单位
输入和输出是LVTTL （ 3.3V ）兼容
3.3V单电源
±
0.3V电源
单脉冲RAS接口
SDRAM的有4个内部银行
完全同步的时钟上升沿
可编程操作：
- CAS延迟： 2,3
- 突发类型：顺序或交织
- 突发长度： 1 ， 2 ， 4 ， 8 ，全页（全双工
页面支持顺序突发唯一）
- 操作：突发读取和写入或多个
突发读与写单
数据掩码字节读/写控制
自动刷新（ CBR）和自刷新
自动和控制预充电命令
挂起模式和掉电模式
12/9/2寻址（行/列/行）
分布在64ms的4096刷新周期
串行存在检测
卡大小：
- 2.66" X 1.15" X 0.149" （ IBM13T8644HPB ）
- 2.66" X 1.05" X 0.149" （ IBM13T8644HPC ）
镀金触点
SDRAM
S
在TSOP II型封装
描述
IBM13T8644HPB和IBM13T8644HPC是
144引脚同步DRAM小外形双
直插式内存模块（ SO DIMM）的组织结构
8Mx64高速存储器阵列。这些SO
DIMM使用8 8Mx8的SDRAM在400mil TSOP II
包。它们实现高速数据传输
高达100MHz的通过采用预取/用户喉─率
支持JEDEC 1N线混合结构
裁决同时允许非常低的突发功率。
在SO DIMM是为了遵守所有JEDEC
标准设定为144针SDRAM SO DIMM内存模块。
所有的控制，地址和数据输入/输出电路
与克斯特的上升沿同步
应受提供的时钟输入。所有的输入进行采样
每个外部提供的时钟的上升沿
（ CK0 ， CK1 ） 。内部操作模式的定义
由RAS ， CAS，WE ， S0， DQMB的组合
和CKE0信号。指令译码器启动
必要的定时对每个操作。 12位
地址总线接收的地址信息
行/列多路传输装置。
之前的任何存取操作中， CAS延迟时间，
突发类型，突发长度和突发操作类型
通过地址必须编入SO DIMM
输入A0 -A9的模式寄存器设置循环过程中。
在SO DIMM采用串行存在检测imple-
通过使用两个针的IIC串行EEPROM mented
协议。前128个字节的串行PD的数据是
所使用的DIMM的制造商。最后的128个字节
提供给客户。
所有IBM 144针SO DIMM内存模块提供了高perfor-
曼斯，在一个2.66"柔性长8字节接口
节省空间的占用。相关产品在
EDO DRAM SO DIMM的家庭。
卡大纲
（正面）
（返回）
1
2
59 61
60 62
143
144
01L5951.E24562B
5/99
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
第17页1
停产（ 8/99 - 最后点菜; 12/99 - 最后一艘船）
IBM13T8644HPB
IBM13T8644HPC
8M ×64 SDRAM SO DIMM
引脚说明
CK0 ， CK1
CKE0
RAS
CAS
WE
S0
A0 - A9, A11
A10/AP
BA0 - BA1
时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址
DQ0 - DQ63
DQMB0 - DQMB7
V
DD
V
SS
NC
SCL
SDA
SA0-2
数据输入/输出
数据屏蔽
电源（ 3.3V ） 98年6月8日
地
无连接
串行存在检测时钟输入
串行存在检测数据
输入/输出
串行存在检测地址
输入
引脚
针＃
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
前
SIDE
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
V
SS
DQMB0
DQMB1
V
DD
A0
A1
A2
V
SS
针＃
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
后
SIDE
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
V
SS
DQMB
4
DQMB
5
V
DD
A3
A4
A5
V
SS
针＃
37
39
41
43
45
47
49
51
53
55
57
59
前
SIDE
DQ8
DQ9
DQ10
DQ11
V
DD
DQ12
DQ13
DQ14
DQ15
V
SS
NC
NC
针＃
38
40
42
44
46
48
50
52
54
56
58
60
后
SIDE
DQ40
DQ41
DQ42
DQ43
V
DD
DQ44
DQ45
DQ46
DQ47
V
SS
NC
NC
针＃
71
73
75
77
79
81
83
85
87
89
91
93
95
CKE0
V
DD
CAS
NC
NC
97
99
101
103
105
前
SIDE
NC
DU
V
SS
NC
NC
V
DD
DQ16
DQ17
DQ18
DQ19
V
SS
DQ20
DQ21
DQ22
DQ23
V
DD
A6
A8
针＃
72
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
后
SIDE
NC
CK1
V
SS
NC
NC
V
DD
DQ48
DQ49
DQ50
DQ51
V
SS
DQ52
DQ53
DQ54
DQ55
V
DD
A7
BA0
针＃
107
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
前
SIDE
V
SS
A9
A10/A
P
V
DD
DQMB
2
DQMB
3
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
SDA
V
DD
针＃
108
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
后
SIDE
V
SS
BA1
A11
V
DD
DQM
B6
DQM
B7
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
SCL
V
DD
电压键
61
63
65
67
69
CK0
V
DD
RAS
WE
S0
62
64
66
68
70
订购信息
产品型号
IBM13T8644HPB-10T
8Mx64
IBM13T8644HPC-10T
10ns
金
2.66" X 1.05" X 0.149"
组织
时钟周期
LEADS
维
2.66" X 1.15" X 0.149"
3.3V
动力
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
01L5951.E24562B
5/99
第17页2
停产（ 8/99 - 最后点菜; 12/99 - 最后一艘船）
IBM13T8644HPB
IBM13T8644HPC
8M ×64 SDRAM SO DIMM
8M ×64 SDRAM SO DIMM框图
WE
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
S0
DQM
CS
WE
DQMB4
DQM
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
CS
WE
D0
D4
DQMB1
DQM
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS
WE
DQMB5
DQM
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
CS
WE
D1
D5
DQMB2
DQM
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
CS
WE
DQMB6
DQM
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
CS
WE
D2
D6
DQMB3
DQM
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
CS
WE
DQMB7
DQM
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CS
WE
D3
D7
*时钟布线
时钟
SDRAM的
输入
*CK0
*CK1
4 SDRAM的
4 SDRAM的
*每个时钟负载表/接线图线
BA0 - BA1
A0 - A11
V
DD
V
SS
BA0 - BA1 ： SDRAM的D0 - D7
A0 - A11 ： SDRAM的D0 - D7
D0 - D7
D0 - D7
RAS
CAS
CKE0
RAS ： SDRAM的D0 - D7
CAS ： SDRAM的D0 - D7
CKE ： SDRAM的D0 - D7
串行PD
SCL
A0
A1
A2
SDA
01L5951.E24562B
5/99
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
第17页3
停产（ 8/99 - 最后点菜; 12/99 - 最后一艘船）
IBM13T8644HPB
IBM13T8644HPC
8M ×64 SDRAM SO DIMM
输入/输出功能描述
符号
CK0 ， CK1
TYPE
输入
信号
脉冲
极性
积极
EDGE
活跃
高
功能
系统时钟输入。所有的SDRAM的输入的采样上的上升沿其
相关的时钟。
激活CK0和CK1信号时高，停用他们的时候低。
通过取消激活时钟， CKE0低启动省电模式，待机模式，或
在自刷新模式。
CKE0 ， CKE1
输入
水平
S0
输入
脉冲
使相关的SDRAM命令解码器时低，禁用命令
低电平有效的解码器高时。当指令译码器被禁用，新的命令
忽略，但以前的行动仍在继续。
低电平有效
—
当采样时钟， CAS ， RAS ，阳性上升沿和我们定义的
操作以由SDRAM中执行。
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A11定义的行地址（ RA0 - RA11 ）
当在时钟上升沿采样。
在读或写命令周期中， A0 -A7定义的列地址（ CA0 - CA8 ）
当在时钟上升沿采样。除了列地址， AP是用来
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0定义了银行预充电（低=银行A，
高= B银行） 。如果AP低， autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0来控制
银行（县）预充电。如果AP高，既银行A和银行B将预充电顾及─
BA0少的状态。如果AP处于低电平，则BA0用于该银行限定于预充电。
数据输入/输出引脚以相同的方式进行操作在常规的DRAM 。
数据输入/输出的掩码会将DQ缓冲区处于高阻抗状态时SAM-
为高电平。在读模式， DQM有两个时钟周期的延迟和控制输出
缓冲器等的输出使能。在写模式， DQM具有零延迟，并作为
要写入的允许输入数据的字节掩码，如果它是低但块的写操作，如果
DQM高。
串行数据。使用双向信号传输数据移入和移出串行存在
检测到EEPROM中。由于SDA信号是漏极开路/集电极开路的EEPROM中，
上拉电阻需要在主板上。
串行时钟。用于时钟的所有串行存在检测数据移入和移出的EEPROM中。
由于SCL信号处于“高”状态处于非活动状态，一个上拉电阻器，建议在
系统板。
电源线和地线的模块。
RAS ， CAS
WE
BA0 ， BA1
输入
输入
脉冲
水平
A0 - A9, A11,
A10/AP
输入
水平
—
DQ0 - DQ63
输入
产量
水平
—
DQMB0 -
DQMB7
输入
脉冲
活跃
高
SDA
输入
产量
水平
—
SCL
输入
脉冲
—
V
DD
, V
SS
供应
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
01L5951.E24562B
5/99
第17页4
停产（ 8/99 - 最后点菜; 12/99 - 最后一艘船）
IBM13T8644HPB
IBM13T8644HPC
8M ×64 SDRAM SO DIMM
串行存在检测
字节＃
0
1
2
3
4
5
6-7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
62
63
1.
2.
3.
4.
5.
6.
（第2部1 ）
SPD项值
128
256
SDRAM
12
9
1
x64
LVTTL
10.0ns
7.0ns
非奇偶校验
SR/1x(15.625s)
x8
不适用
1时钟
1,2,4,8 ，全页
4
2, 3
0
0
无缓冲
WR- 1 /路突发，全部预充电，
自动预充电，V
DD
±
10%
15.0ns
8.0ns
不适用
不适用
30ns
20ns
30ns
60ns
64MB
3.0
1.0
3.0
1.0
未定义
2
校验和数据
IBM
PD串行数据输入
（十六进制）
80
08
04
0C
09
01
4000
01
A0
70
00
80
08
00
01
8F
04
06
01
01
00
0E
F0
80
00
00
1E
14
1E
3C
10
30
10
30
10
00
02
cc
A400000000000000
1
笔记
描述
串行PD字节生产过程中写入的数
总字节数串行PD设备
基本内存类型
行数在大会地址
在大会列地址数
DIMM银行数量
大会数据宽度
本届大会的电压电平接口
在CL SDRAM设备循环时间= 3
SDRAM设备访问时间从时钟在CL = 3
DIMM配置类型
刷新率/类型
初级SDRAM设备宽度
错误检查SDRAM器件的宽度
SDRAM器件的Attr ：最小CK延时，随机存取上校
SDRAM器件的属性：突发长度支持
SDRAM的设备属性：设备银行数目
SDRAM的设备属性： CAS潜伏期支持
SDRAM的设备属性： CS延迟
SDRAM的设备属性： WE延迟
SDRAM模块属性
SDRAM的设备属性：一般
最小时钟周期在CL = 2
最大数据存取时间（t
AC
）从时钟在CL = 2
最小时钟周期时间在CL = 1
最大数据存取时间（t
AC
）从时钟在CL = 1
最小行预充电时间（t
RP
)
最小行主动向行活动延迟（T
RRD
)
最低RAS到CAS的延迟（T
RCD
)
最低RAS脉冲宽度（T
RAS
)
模块库密度
地址和命令设置时间时钟前
地址和命令保持时间后，时钟
之前的数据输入建立时间时钟
数据输入保持时间后，时钟
SPD修订
校验和字节0 - 62
36 - 61保留
64 - 71制造商的JEDEC的ID代码
CC =校验和数据字节， 00 -FF （十六进制）
“R” =字母数字版本号， A-Z ， 0-9
RR = ASCII编码的版本号字节的“R”
YY =二进制编码的十进制年份代码， 00-99 （十进制）
‘00-63
（十六进制）
WW =二进制编码的十进制数星期代码， 01-53 （十进制）
‘01-35
（十六进制）
SS =序列号的数据字节， 00 -FF （十六进制）
01L5951.E24562B
5/99
IBM公司。版权所有。
使用还受到在本文档的末尾的规定。
第17页5
QQ：2881677436 复制
