注册184PIN的DDR SDRAM DIMM基于256Mb的版本。 （ TSOP ）
这海力士注册双列直插内存模块（DIMM ）系列的256Mb组成的D版本。 DDR SDRAM的在400mil 。
TSOP上184PIN玻璃环氧基板II包。这种现代256MB 版本。基于注册的DIMM系列提供
高性能的8字节接口的业界标准5.25"宽度的外形。它适合于方便的交换
和相加。
特点
JEDEC标准的184针双列直插式内存模块
（ DIMM ）
两行列128M X 72 ， 64M X 72和一个等级64M X
72 ， 32M X 72组织
错误检查校正（ ECC ）功能
2.5V
±
0.2V VDD和VDDQ电源供应
DDR333及以下
所有输入和输出都与SSTL_2兼容
接口
全差分时钟操作（ CK & / CK ）与
100/133MHz
DLL对齐DQ和DQS与CK过渡转型
可编程CAS延时： DDR200 （ 2个时钟）
DDR266 （ 2 ， 2.5个时钟）
可编程的突发长度2 /4/8既
顺序和交错模式
数据奏和边沿对齐DQS中心对齐
DQS与数据输入
自动刷新和自刷新支持
8192refresh周期/ 64ms的
串行存在检测（ SPD ）与EEPROM
内置有256Mb的DDR SDRAM的400万TSOP II
套餐
列出的每个配置无铅产品
（符合RoHS ）
地址表
组织
256MB
512MB
512MB
1GB
32M X 72
64M X 72
64M X 72
128M X 72
秩
1
1
2
2
SDRAM的
32MB ×8
64MB ×4
32MB ×8
128MB ×4 （堆叠）
排名第
DRAM的
9
18
18
36
＃行/行/列地址
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
13(A0~A12)/2(BA0,BA1)/11(A0~A9,A11)
13(A0~A12)/2(BA0,BA1)/10(A0~A9)
13(A0~A12)/2(BA0,BA1)/12(A0~A9,A11,A12)
刷新
法
8K / 64ms的
8K / 64ms的
8K / 64ms的
8K / 64ms的
性能范围
型号尾缀
速度斌
CL - tRCD-激进党
CL=3
最大时钟
频率
CL=2.5
CL=2
-K
DDR266A
2-3-3
-
133
133
-H
DDR266B
2.5-3-3
-
133
133
-L
DDR200
2-2-2
-
100
100
单位
-
CK
兆赫
兆赫
兆赫
牧师/月1.1 。 2005年
1
这份文件是一个普通的产品说明，如有变更，恕不另行通知。海力士半导体公司不承担任何
负责使用说明电路。没有专利许可。
注册184PIN的DDR SDRAM DIMM
订购信息
产品型号
HYMD232G726D8-K/H
HYMD232G726DP8-K/H
HYMD232G726D8M-K/H
HYMD232G726DP8M-K/H
HYMD264G726D8-K/H
HYMD264G726DP8-K/H
HYMD264G726D8M-K/H
HYMD264G726DP8M-K/H
HYMD264G726D4-K/H
HYMD264G726DP4-K/H
HYMD264G726D4M-K/H
HYMD264G726DP4M-K/H
HYMD212G726DS4-K/H/L
HYMD212G726DSP4-K/H/L
HYMD212G726DS4M-K/H
HYMD212G726DSP4M-K/H
密度
256MB
256MB
256MB
256MB
512MB
512MB
512MB
512MB
512MB
512MB
512MB
512MB
1GB
1GB
1GB
1GB
组织
32M ×8
32M ×8
32M ×8
32M ×8
64M ×8
64M ×8
64M ×8
64M ×8
64M ×4
64M ×4
64M ×4
64M ×4
128M ×4 （叠）
128M ×4 （叠）
128M ×4 （叠）
128M ×4 （叠）
排名第DRAM的材料
9
9
9
9
18
18
18
18
18
18
18
18
36
36
36
36
正常
无铅
1
正常
无铅
1
正常
无铅
1
正常
无铅
1
正常
无铅
1
正常
无铅
1
正常
无铅
1
正常
无铅
1
DIMM尺寸
133.35 X 43.18 X 3.99 [毫米
3
]
↑
133.35 X 30.48 X 3.99 [毫米
3
]
↑
133.35 X 43.18 X 3.99 [毫米
3
]
↑
133.35 X 30.48 X 3.99 [毫米
3
]
↑
133.35 X 43.18 X 3.99 [毫米
3
]
↑
133.35 X 30.48 X 3.99 [毫米
3
]
↑
133.35 X 43.18 X 6.81 [毫米
3
]
↑
133.35 X 30.48 X 6.81 [毫米
3
]
↑
注意：
1. “无铅”产品含有按重量计铅小于0.1％ ，满足RoHS指令 - 请联系海力士的产品可用性。
*这些产品均采用HY5DU564 （ 8,16） 22DT [P] ，海力士DDR SDRAM组件。
牧师/月1.1 。 2005年
2
注册184PIN的DDR SDRAM DIMM
引脚说明
针
CK0 ， / CK0
/ CS0 ， / CS1
CKE0 ， CKE1
/ RAS ， / CAS ， / WE
A0 ~ A13
A10/AP
BA0 ， BA1
DQ0~DQ63
CB0~CB7
DQS0~DQS8
DM0~8
引脚说明
差分时钟输入
片选输入
时钟使能输入
赞扬设置输入
地址输入
地址输入/ Autoprecharge
银行地址
数据输入/输出
数据校验位
数据选通信号
数据的面具
针
VDD
VDDQ
VSS
VREF
VDDSPD
VDDID
SA0~SA2
SCL
SDA
DU
NC
TEST
引脚说明
电源的核心和I / O
电源的DQS
地
输入/输出参考
电源的防雷器
VDD和VDDQ电平检测
SPD地址输入
SPD时钟输入
SPD数据输入/输出
不要使用
无连接
保留测试设备的使用
引脚分配
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
名字
VREF
DQ0
VSS
DQ1
DQS0
DQ2
VDD
DQ3
NC
NC
VSS
DQ8
DQ9
DQS1
VDDQ
NC,CK1
NC,/CK1
VSS
DQ10
DQ11
CKE0
VDDQ
DQ16
DQ17
DQS2
VSS
A9
DQ18
A7
VDDQ
DQ19
针
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
名字
A5
DQ24
VSS
DQ25
DQS3
A4
VDD
DQ26
DQ27
A2
VSS
A1
CB0
CB1
VDD
DQS8
A0
CB2
VSS
CB3
BA1
关键
DQ32
VDDQ
DQ33
DQS4
DQ34
VSS
BA0
DQ35
DQ40
针
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
名字
VDDQ
/ WE
DQ41
/ CAS
VSS
DQS5
DQ42
DQ43
VDD
NC,/CS2
DQ48
DQ49
VSS
NC,/CK2
NC,CK2
VDDQ
DQS6
DQ50
DQ51
VSS
VDDID
DQ56
DQ57
VDD
DQS7
DQ58
DQ59
VSS
NC
SDA
SCL
针
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
名字
VSS
DQ4
DQ5
VDDQ
DM0,DQS9
DQ6
DQ7
VSS
NC
NC ，测试
NC ， / FETEN
VDDQ
DQ12
DQ13
DM1,DQS10
VDD
DQ14
DQ15
CKE1
VDDQ
NC,BA2
DQ20
NC,A12
VSS
DQ21
A11
DM2,DQS11
VDD
DQ22
A8
DQ23
针
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
名字
VSS
A6
DQ28
DQ29
VDDQ
DM3,DQS12
A3
DQ30
VSS
DQ31
CB4
CB5
VDDQ
CK0
/CK0
VSS
DM8,DQS17
A10
CB6
VDDQ
CB7
关键
VSS
DQ36
DQ37
VDD
DM4,DQS13
DQ38
DQ39
VSS
DQ44
针
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
名字
/ RAS
DQ45
VDDQ
/CS0
/CS1
DM5,DQS14
VSS
DQ46
DQ47
NC,/CS3
VDDQ
DQ52
DQ53
NC,A13
VDD
DM6
DQ54
DQ55
VDDQ
NC
DQ60
DQ61
VSS
DM7,DQS16
DQ62
DQ63
VDDQ
SA0
SA1
SA2
VDDSPD
注意：
1.销111和158不被用于单个等级的模块。
2.引脚167为“NC”的256MB ， 512MB和1GB或“ A13 ”的2GB模块。
3.引脚16，17， 75 ，71， 76 ， 102 ， 103 ， 113 ，163不此模块上使用。
牧师/月1.1 。 2005年
3
注册184PIN的DDR SDRAM DIMM
功能框图
256MB ，32MB X 72 ECC寄存型DIMM ： HYMD232G726D [P] 8 [M]。
/RS0
DQS0
DM0
DQ00
DQ01
DQ02
DQ03
DQ04
DQ05
DQ06
DQ07
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D0
D4
DQS1
DM1
DQ08
DQ09
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D1
D5
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D2
D6
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D3
D7
DQS8
DM8
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
/S0
BA0-BA1
A0-A13
/ RAS
/ CAS
CKE0
/ WE
PCK
/ PCK
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
SCL
VDDSPD
串行PD
DO-D8
DO-D8
DO-D8
DO-D8
表带：见注4
串行PD
SDA
WP
A0
A1
A2
VDDQ
VDD
VREF
VSS
VDDID
D8
SA0 SA1 SA2
R
E
G
I
S
T
E
R
/ RS0-> / CS ： SDRAM的D0 - D8
RBA0 - RBA1-> ： BA0->BA1 ： SDRAM的D0 - D8
RA0 - RA13-> ： A0->A13 ： SDRAM的D0 - D8
/ RRAS - > / RAS ： SDRAM的D0 - D8
/ RCAS - > / CAS ： SDRAM的D0 - D8
RCKEO - >CKE ： SDRAM的D0 - D8
/ RWE - > / WE ： SDRAM的D0 - D8
/ RESET
CKO ， / CKO ------ PLL *
*每个时钟负载表/接线图线
注意：
1. DQ到I / O接线可一个字节中的变化。
2. DQ / DQS / DM / CKE / S的关系必须保持
如图所示。
3. DQ / DQS电阻应为22欧姆。
4. V
DDID
表带连接（存储设备V
DD
, V
DDQ
) :
表带OUT （ OPEN ） ： V
DD
= V
DDQ
表带（V
SS
) : V
DD
≠
V
DDQ
后面的5 SDRAM放置交替和
DIMM的前侧。
6，地址和控制电阻应为22欧姆。
牧师/月1.1 。 2005年
4
注册184PIN的DDR SDRAM DIMM
功能框图
512MB ，64MB X 72 ECC寄存型DIMM ： HYMD264G726D [P] 8 [M]。
/RS1
/RS0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQS1
DM1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQS2
DM2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQS3
DM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQS8
DM8
CB0
CB1
CB2
CB3
CB4
CB5
CB6
CB7
/S0
/S1
BA0-BA1
A0-A13
/ RAS
/ CAS
CKE0
CKE1
/ WE
PCK
/ PCK
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
VDDQ
DO-17
DO-D17
DO-D17
DO-D17
表带：见注4
/ CS
的DQ
WP
A0
A1
A2
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS5
DM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQS6
DM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQS7
DM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
DM
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
/ CS
的DQ
D0
D9
D4
D 1
D13
2
D1
D10
D5
D14
D2
D11
D6
D15
D3
D12
D7
D16
串行PD
SCL
SDA
D8
D17
VDDSPD
SA0 SA1 SA2
串行PD
R
E
G
I
S
T
E
R
/ RCSO - > / CSO ： SDRAM的D0 - D8
/ RCS1-> / CS1 ： SDRAM的D9 -D17
RBA0 - RBA1-> ： BA0->BA1 ： SDRAM的D0 -D17
RA0 - RA13-> ： A0->A13 ： SDRAM的D0 -D17
/ RRAS - > / RAS ： SDRAM的D0 -D17
/ RCAS - > / CAS ： SDRAM的D0 -D17
RCKEO - >CKE ： SDRAM的D0 - D8
RCKE1->CKE ： SDRAM的D9 -D17
/ RWE - >WE ： SDRAM的D0 -D17
/ RESET
VDD
VREF
VSS
VDDID
CKO ， / CKO ------ PLL *
*每个时钟负载表/接线图线
注意：
1. DQ到I / O接线可一个字节中的变化。
2. DQ / DQS / DM / CKE / S的关系必须保持，如图所示。
3. DQ / DQS电阻应为22欧姆。
4. V
DDID
表带连接（存储设备V
DD
, V
DDQ
) :
表带OUT （ OPEN ） ： V
DD
= V
DDQ
表带（V
SS
) : V
DD
≠
V
DDQ
DIMM的前面和后面双方5. RCS0和RCS1 altermate 。
6，地址和控制电阻应为22欧姆。
牧师/月1.1 。 2005年
5
QQ：2880707522 复制
