HSP43891
引脚说明
符号
SUM0-25
（续）
TYPE
O
名称和功能
这26个三态输出用于输出内部滤波器单元计算的结果。 Indi-
维杜阿尔滤波器单元的结果或移位的结果，并添加输出级可以被输出。如果一个人滤波器
细胞的结果是要被输出时， ADR0-2信号选择滤波器细胞的结果。该SHADD信号决定
不论所选择的滤波器单元的结果或输出级加法器输出结果。信号SENBH和
SENBL启用的SUM0-25结果最显着和最显着的位分别。两
SENBH和SENBL可以同时启用如果系统有一个26位或更大的总线。但
个人能够被提供，以方便与一个16位的总线使用。
低在此输入使结果位SUM16-25 。在此输入的高处在他们的高这些位
阻抗状态。
低在此输入使结果位SUM0-15 。在此输入的高处在他们的高im-这些位
pedance状态。
这三个输入中选择一个小区的累加器将通过输出总线读（ SUM0-
25）或添加到输出级的累加器。他们还确定蓄能器将被清除
当ERASE低。这些输入被锁定在DF和延迟一个时钟内的设备。
如果ADR0-2保持在相同的地址为一个以上的时钟，在SUM0-25输出不会改变
重新FL ECT在寻址单元的任何后续蓄能器的更新。仅在可用的结果
的网络连接第一个时钟，当ADR0-2选择小区，将被输出。因为这不妨碍正常工作
该ADR0-2线依次变化。此功能有助于慢速回忆接口
其中输出需要是固定的网络连接一个以上的时钟。
该SHADD输入控制换档的活化和在输出级加法操作。该信号
被锁存芯片和延迟一个时钟内的设备。详细说明中给出了
DF输出级部分。
在此输入低同步清除所有内部寄存器，除了电池蓄能它可以
用ERASE用于同时也清除所有的蓄电池。此信号被锁定在DF
和延迟一个时钟内的设备。
在此输入低同步清除由ADR0-2信号选择的单元格累加器。如果RESET
还低的同时，所有的细胞累加器被清零。
针
数
F9 ， G9 ， G11 ，
H10 ， H11 ，J2
J5 - J7 ， J10 ，K2
K5, K7-K11,
L2-L6, L8, L10,
L11
K1
E11
G1， H1，H2
SENBH
SENBL
ADR0-2
I
I
I
SHADD
F3
I
RESET
A4
I
抹去
B4
I
功能说明
数字滤波器处理器（ DF）的由八个滤波器
细胞级联和一个输出级，用于组合
或选择滤波器单元输出（见框图） 。每
滤波器单元包含一个乘法累加器和几个
寄存器（图1）。每9位COEF音响cient乘以一个
9位数据样本，结果添加到26位的
累加器的内容。每个小区的COEF音响cient输出是
级联到下一个单元格的右边的COEF网络cient输入。
DF过滤单元
9位COEF网络cient （ CIN0-8 ）进入通过C每个单元
在左寄存器和离开细胞在右侧作为信号
COUT0-8 。由于没有抽取，该COEF网络cient直接移动
从C寄存器的输出，并且是在时钟有效
下面的入口。当选择抽取的
COEF音响cient出口被延迟了1 ， 2或3个时钟通过使
通过一个或多个抽取寄存器（D1，D2或D3 ） 。
D的组合寄存器，通过该COEF音响cient
通行证被DCM0和DCM1的状态决定。该
输出信号（ COUT0-8 ）被连接到所述CIN0-8
下一个单元格的右边输入。该COENB输入信号
使最右侧的单元格的COUT0-8输出到
该装置的COUT0-8引脚。
已启用的C和D寄存器加载了CIENB 。
加载是同步于CLK的时CIENB低。记
这CIENB内部锁存。它使寄存器
加载下一个CLK以下CIENB低后发病。
继发病实际负荷发生在第二CLK
CIENB低。因此CIENB必须是时钟期间低
周期紧接介绍COEF网络cient的
在CIN0-8投入。在最基本的FIR运算， CIENB
将是低的整个过程中，因此该闩锁和延迟
序列是在初始化阶段唯一重要的。
当CIENB为高时，系数被冻结。
在C和D寄存器的控制下同步清除
的复位，锁存和延迟酷似CIENB 。
C寄存器（ C0-8 ）的输出是一个输入到9× 9
乘数。
另一个输入到9× 9乘法器将来自输出
的X寄存器。这个寄存器中装入一个数据样本
从以上DIN0-8讨论的设备的输入信号。该
X寄存器使能装载了DIENB 。加载
同步的与CLK时DIENB低。需要注意的是DIENB
在内部锁存。它使后寄存器加载
在下一个CLK以下的DIENB低的发作。实际
以下的发作加载发生在第二CLK
DIENB低;因此， DIENB必须的时钟在低
5
QQ：2881677436 复制
