数据手册，第3

2001年6月

FW802A低功耗PHY

IEEE *

1394A-2000

双电缆收发器/仲裁器设备

特色

I

I

支持PHY Ping和远程访问PHY

数据包。

完全支持暂停/恢复。

支持PHY链路接口初始化和复位。

支持1394A -2000的寄存器组。

支持的LPS /链路上进行PHY链路的一部分，跨

脸上。

支持规定

IEEE

1394-1995

标准

对于高性能串行总线。

完全兼容

火线

履行

of

IEEE

1394-1995.

报告电缆电源故障中断时，电压

CPS引脚低于7.5 V.

单独的电缆偏置和驱动程序的终止电压

供应给每个端口。

符合

英特尔

移动电源指引2000 。

符合

IEEE

1394a-2000标准， IEEE

标准的高性能串行总线

修订1 。

断电期间的低功耗或

microlow功耗休眠模式。

支持扩展BIAS_HANDSHAKE时间

与摄录一体机增强的互操作性。

而通电且连接到总线，也不会

开车TPBIAS连接端口上即使接收

传入的偏置电压在该端口上。

不需要外部滤波电容的锁相环。

并不需要单独的5 V电源5 V链接

控制器的互操作性。

在整个1394电缆能够与1394的物理

层（ PHY ）采用5 V电源供电。

能够与1394链路层控制器使用

5 V电源。

1394A -2000标准的共模噪声滤波器

传入TPBIAS 。

断电功能，在采用电池节约能源

供电的应用包括：

- 设备掉电引脚。

- 使用LPS Link接口禁用。

- 非活动端口断电。

- 在自动microlow功耗休眠模式

暂停。

接口的链路层控制器支持附件J

电气隔离以及总线保持隔离。

I

I

I

I

I

I

I

I

I

I

I

I

I

I

I

I

其他特点

I

I

I

I

64引脚TQFP封装。

采用3.3 V单电源供电。

数据接口的链路层控制器提供

通过在50 Mb / s的2/4/8平行线。

25 MHz晶体振荡器和PLL提供发射/

在100兆比特/秒， 200兆比特/秒接收数据，并

400兆比特/秒，而链路层控制器时钟在

50兆赫。

节点的功率级的信令信息系统

电源管理。

为模拟多个独立包装的信号

登录和数字电源和地。

I

I

I

I

特点

I

I

提供了两个完全兼容的电缆端口处

100兆比特/秒， 200兆比特/秒， 400兆比特/秒。

完全支持OHCI的要求。

支持仲裁短总线复位，以改善

利用总线。

支持ACK-加速仲裁与物体飞过的CON-

连环。

支持连接去抖。

支持多段分组级联。

I

I

*

IEEE

是机电研究所的注册商标，

电子工程师

火线

是Apple Computer ，Inc。的注册商标。

英特尔

是Intel Corporation的注册商标。

I

I

I

FW802A低功耗PHY

IEEE

1394A-2000

双电缆收发器/仲裁器设备

数据手册，第3

2001年6月

目录

目录

页面

特色......................................................................................................................................... 1

产品特点................................................................................................................................................................ 1

其它特点...................................................................................................................................................... 1

描述............................................................................................................................................................. 3

信号信息.................................................................................................................................................. 6

应用信息........................................................................................................................................ 10

水晶选择注意事项......................................................................................................................... 11

1394应用程序支持联系方式............................................. .................................................. ..... 12

绝对最大额定值................................................................................................................................. 12

电气特性..................................................................................................................................... 13

时序特性......................................................................................................................................... 16

时序波形............................................................................................................................................... 17

内部寄存器配置............................................................................................................................ 18

大纲图................................................................................................................................................. 23

订购信息............................................................................................................................................ 23

图列表

科幻居雷什

页面

图1.框图........................................................................................................................................五

图2.引脚分配..................................................................................................................................... 6

图3.典型的外部元件连接........................................... ................................................ 10

图4.典型端口终端网络........................................................................................................ 11

图5. DN ， CTLn和LREQ输入建立和保持时间波形................................... ....................... 17

图6. DN ， CTLn输出延迟相对于系统时钟波形...................................... .............................. 17

表格清单

表

页面

表1.信号Descriptions................................................................................................................................... 7

表2.绝对最大Ratings.................................................................................................................... 12

表3.模拟Characteristics............................................................................................................................ 13

表4.驱动特性............................................................................................................................. 14

表5.设备Characteristics............................................................................................................................ 15

表6.开关特性....................................................................................................................... 16

表7.时钟特性............................................................................................................................. 16

表8. PHY寄存器映射在有线环境中........................................ .............................................. 18

表9. PHY寄存器域的有线环境中........................................ ............................................ 18

表10. PHY寄存器页0 ：端口状态页....................................... .................................................. .... 20

表11. PHY寄存器端口状态页字段......................................... .................................................. ..... 21

表12. PHY寄存器第1页：厂商识别页面....................................... ...................................... 22

表13. PHY注册商标识页字段......................................... ........................................ 22

2

杰尔系统公司

数据手册，第3

2001年6月

FW802A低功耗PHY

IEEE

1394A-2000

双电缆收发器/仲裁器设备

本地系统时钟，并将其发送到相关联的有限责任公司。

所接收的数据也被发送（重复）选自

其它活性（已连接）电缆端口。

无论是TPA和TPB网线接口整合

差分比较器来监控线路状态

在初始化和仲裁。的输出

这些比较器所使用的内部逻辑

确定仲裁状态。在TPA通道

监视输入电缆的共模电压。

此共模电压的值时使用

仲裁来设置下一个分组的速度

传输。此外， TPB信道监控器

入电缆的共模电压的

所述远程供给双绞线偏压存在

电压。该显示器被称为偏置检测。

该TPBIAS电路监视传入的值

TPA对的共模电压，当本地TPBIAS是

无效。因为该电路具有一个内部电流

源和所连接的节点具有一个电流吸收器，所述

监视值表示电缆的连接状态。

该显示器被称为连接检测。

无论是城规会偏向检测监测和TPBIAS

连接检测显示器中使用暂停/恢复

信令和电缆连接检测。

该PHY提供了1.86 V的标称偏置电压

加载驱动程序的终止。这个偏置电压，看时

通过由遥控接收器的电缆，则表示该

出席活动连接。此值

偏压已被选定，以允许互操作性

从5 V或3 V操作收发器芯片之间

标称电源。这个偏置电压源应

通过使用一个外部滤波电容稳定

约0.33

F.

发射器电路，接收电路和

双绞线偏置电压迂曲都禁用了

断电状态。在断电情况

当PD输入为高电平时。端口发送器

电路，接收器电路和TPBIAS输出

当端口被禁用也被禁用，

暂停或断开。

在PHY线驱动器在高操作

阻抗的电流模式，并设计为工作

与外部112

线路端接电阻网络。

一个网络在每个twisted-的每个端部设置

双绞线电缆。每一个网络是由一对的

串联连接56

电阻器。的中点

对电阻直接连接到所述

双绞线A（ TPA）的信号被连接到PBIAS

电压信号。所述对的中点

描述

杰尔系统公司FW802A设备提供

实施所需的模拟物理层功能

在一个基于电缆的两端口节点

IEEE

1394-1995和

IEEE

1394A - 2000网络。

每根电缆的端口包括两个差分线传输

的收发机。该收发器包括电路来监控

根据需要，用于确定连接的线路状况

化状态，初始化和仲裁，以及

数据包的接收和发送。物理层是

设计有一个链路层控制器（LLC）的接口。

该PHY需要任何外部24.576兆赫

晶体或晶体振荡器。内部振荡器

驱动一个内部锁相环（PLL ），其

生成所需的400 MHz参考信号。该

400 MHz的参考信号在内部划分为

提供了49.152兆赫， 98.304兆赫，并且

控制传输196.608 MHz的时钟信号

出站编码DQS和数据信息。

的49.152 MHz的时钟信号也被提供给

对于这两个芯片的同步相关LLC。

及用于对接收的数据进行重新同步。

在断电功能，当由PD启用

高信号，停止PLL的操作，并禁用所有

电路以外的电缆未激活信号的电路。

该PHY支持自身之间的隔离屏障

和它的有限责任公司。当/ ISO绑高，链路接口

输出表现一般。当/ ISO接低电平，

内部差分逻辑使能，输出

成为短脉冲，它可以通过一个耦合

电容器或变压器中所描述的

IEEE

1394-1995附录J为与总线保持操作

隔离， FW802A的/ ISO引脚必须绑

高。

数据比特以通过电缆端口发送是

从LLC在两个，四个或八个数据线接收到的

（D [ 0：7] ）和被内部地锁存在PHY中

用49.152 MHz的系统时钟同步。

这些位被串联结合，进行编码，并

在98.304 Mb / s的传输， 196.608兆比特/秒，或

393.216兆比特/秒的出站数据选通

信息流。在传输过程中，编码

数据信息传输差分对TPA

和TPB电缆对（ S） 。

在数据包接收时， TPA和TPB

接收有线端口的发送器被禁用，

和接收器端口被启用。该

编码的数据信息被接收的TPA和

城规会的电缆线对。接收到的数据选通信息

进行解码，以恢复接收时钟信号和所述

串行数据位。串行数据位被一分为二，

4 ，或8个并行流，重新同步到

杰尔系统公司

3

FW802A低功耗PHY

IEEE

1394A-2000

双电缆收发器/仲裁器设备

数据手册，第3

2001年6月

当设备通电时，它不作用

在中继器模式。

当PHY的电源被同时除去

双绞线电缆连接时，PHY

发射器和接收器电路被设计为

为了呈现高阻抗的电缆不

加载TPBIAS信号电压上的另一端

电缆。

对于可靠的操作， TPBn信号必须

使用正常的终端网络端接

无论一电缆被连接到端口或

未连接到的端口。为这些应用程序中，当

FW802A一起使用的一个端口不能带出

一种连接器，这些未使用的端口可以留

未连接不正常终止。当端口

没有电缆连接，内部连接 -

检测电路将保持端口处于断开

状态。

注意：

在1394总线必须的所有节点上的所有空隙计数

是相同的。这可通过使用来实现

PHY配置包（见4.3.4.3

of

IEEE

1394-1995标准），或通过使用两个

总线复位，其复位差距计数到

最高级别（ 3Fh的） 。

链路功率状态（ LPS）信号的工作原理与

C / LKON信号来管理的的LLC电源使用

节点。脂多糖信号指示的专卖

节点上电或断电。如果LPS是inac-

略去超过1.2

s

且小于25

s,

PHY /链接

接口被复位。如果LPS处于非活动状态大于

25

s,

物理层将禁用PHY /链路接口

节省电力。 FW802A继续问报时功能。如果

该PHY然后接收链路上的数据包，在C / LKON

信号被激活，以输出一个6.114 MHz的信号，其

可以使用由LLC本身通电。一旦

有限责任公司是通电后， LPS信号通信本

给PHY和PHY /链路接口被启用。

的C / LKON信号被关断时的LPS激活或

当总线复位发生时，提供中断该

造成的C / LKON不存在。

当PHY /链路接口处于禁用状态，

该FW802A将自动进入低功耗

模式下，如果所有端口都处于非活动状态（断开，残疾人，

或暂停） 。在这种低功耗模式下， FW802A

禁止其PLL ，同时禁用了部分参考

电路根据所述端口的状态（一些REF-

erence电路必须保持活动，以检测

传入TP偏差） 。最低的功耗（在

microlow功耗休眠模式）时获得的所有端口

在断开连接或禁用端口间

中断使能位清零。该FW802A将退出低

电源模式时， LPS输入为高电平或

当一个端口事件发生时需要FW802A

杰尔系统公司

描述

（续）

直接连接到所述双绞线乙电阻

（TPB）的信号耦合到地通过并行

RC网络推荐电阻器和电容器

5 kΩ和220 pF的分别的值。

的外部电阻器的值被指定为

符合标准规格的连接时，

与内部接收器电路是平行的。

驱动器的输出电流，以及其他内部

工作电流，由一个外部电阻器来设定。这

电阻器连接在R0和R1的信号之间

并具有2.49 kΩ的电阻值

±

1%.

该FW802A支持暂停/恢复中定义

该

IEEE

1394A -2000规范。暂停

机构允许FW802A端口被放入一个

暂停状态。在此状态下，端口是无法

发送或接收数据分组，但是，它仍然是

能够检测到连接状态的变化和

检测传入TPBIAS 。当的所有端口

除了偏FW802A暂停，所有电路

参考电压发生器和偏置检测

电路被关断，从而导致显著

积蓄力量。使用暂停/恢复是

推荐使用。

四种信号被用作输入来设置4

在自识别的配置状态位（自

的ID ）包。这些信号被硬连线高或低

的设备的设计的函数。 PC [ 0：2]是

三个信号指示任一需要的功率

从电缆或将电源提供给所述的能力

电缆。第四信号的C / LKON作为输入，

表示一个节点是否是一个竞争者巴士

经理。当C / LKON信号时，它

表示该节点是一个竞争者总线管理器。

当信号没有判定，则意味着

节点不是竞争者。 C位对应于位

在自ID信息包中20中， PC0对应于位21中，

PC1对应位22 ，和PC2对应的位

23 （见的表4-29

IEEE

1394-1995标准

了解更多详细信息） 。

甲断电信号（PD）的设置，以允许一个

断电模式，其中大部分PHY电路是

断电以在电池供电节约能源

应用程序。在FW802A内部逻辑复位的

只要断电信号被断言。电缆

状态信号， CNA ，提供了高输出时，无

双绞线的电缆端口被接收进入

偏置电压。这个输出是不抖。中央社

输出可以被用来确定何时供电

PHY向下或向上。在断电模式下，所有的电路

除了CNA电路被禁用。应当指出的

4

数据手册，第3

2001年6月

FW802A低功耗PHY

IEEE

1394A-2000

双电缆收发器/仲裁器设备

两个信号被用于建立各种测试

在生产中使用的条件。这些信号（ SE

和SM）应该连接到V

SS

正常

操作。

描述

（续）

变得活跃，以便于事件或者响应

通知事件的有限责任公司（例如，传入的偏见或解散

悬浮端口上检测到连接时，一个新的

当检测到无残疾端口等）上的连接。

该系统时钟输出将被激活（和PHY /

链路接口将被初始化，并成为操作）

在3毫秒后LPS被置为高电平，当

FW802A处于低功耗模式。

CPS

LPS

/ ISO

中央社

系统时钟

LREQ

CTL0

CTL1

D0

D1

D2

D3

D4

D5

D6

D7

PC0

PC1

PC2

C / LKON

SE

SM

链接

接口

I / O

TPA0+

TPA0–

仲裁

和

控制

状态

机

逻辑

收到

数据

解码器/

重定时器

BIAS

电压

和

当前

发电机

R0

R1

TPBIAS0

电缆端口0

TPB0+

TPB0–

PD

TPA1+

TPA1–

TPBIAS1

TPB1+

TPB1–

/ RESET

发送

数据

编码器

电缆端口1

水晶

振荡器

PLL系统，

和

时钟

发电机

XI

XO

5-5459.f (F)

图1.框图

杰尔系统公司

5