的μSerDes FIN210AC - 10位串行器/解串器支持相机和小型显示器高达48MHz的
2009年6月
FIN210AC
10位串行器/解串器支持摄像头和
小型显示器高达48MHz的
特点
数据&控制位
频率
能力
接口
μ控制器使用方法
可选的边沿速率
待机电流
核心电压（V
DDA / S
)
I / O电压（V
DDP
)
ESD （ I / O至GND ）
包
订购信息
10-bit
48MHz
相机或液晶
微控制器， RGB ， YUV
M68 & i86
是的
<10A
2.8至3.6V
1.65 3.6V
15kV
32终端MLP （初步）
42球USS -BGA
FIN210ACMLX （初步）
FIN210ACGFX
描述
该FIN210AC的μSerDes 是一款低功耗串行器/
用于手机显示屏解串器优化，
相机路径。该设备减少了一个10位数据路径至四个
电线。对于摄像头的应用，附加的主时钟
可通过在数据流的相反方向。该
器件采用飞兆半导体专有的超低功耗，低
EMI技术。
应用
滑块，文件夹， &翻盖手机
打印机
安全摄像机
相关资源
对于样品和问题，请联系：
interface@fairchildsemi.com 。
典型用途
国内
终止
内置的电压
翻译
FIN210AC
+
-
FIN210AC
2
2
+
-
10位串行器
12位串行器
相机
模块
10-Bit
12-Bit
德erializer
德erializer
基带
+
-
+
-
CTL
隔离接口
信号完整性
高达48MHz的
相机
模块
图1.手机为例
2009仙童半导体公司
FIN210AC 版本1.0.1
www.fairchildsemi.com
的μSerDes FIN210AC - 10位串行器/解串器支持相机和小型显示器高达48MHz的
FIN210AC （串行DIRI = 1 ），引脚说明
引脚名称
DIRI
CTL_ADJ
S0
S1
PLL0
PLL1
CKREF
频闪
DP [ 1:10 ]
CKSO +
CKSO-
DSO +
DSO-
CKSI +
CKSI-
CKP
/ DIRO
VDDP
VDDS
VDDA
GND
N / C
描述
控制，以确定串行解串器或配置。
调整CTL开车来补偿环境条件
和长度。
配置的频率范围为PLL 。
配置的频率范围为PLL 。
划分或调整串行频率。
0解串器
1串行器
0低驱动器（低功率）
1高驱动器（高功率）
请参阅表1串行器（ DIRI = 1）控制引脚。
请参阅表1串行器（ DIRI = 1）控制引脚。
请参阅表1串行器（ DIRI = 1）控制引脚。
划分或调整串行频率。
请参阅表1串行器（ DIRI = 1）控制引脚。
LV- CMOS时钟输入和PLL的参考。
LV- CMOS选通输入锁存数据（ DP [ 1:12 ] ）为上升沿串行器。
LV- CMOS并行数据输入。 （如果不使用GND输入）
CTL差分串行输出位时钟。
CKSO + ：阳性信号; CKSO- ：消极的信号。
CTL的差分串行输出的数据信号。
DSO + ：阳性信号; DSO- ：消极的信号。
CTL差分解串器的输入位时钟。
无连接，除非在“时钟直通”模式。
CKSI + ：阳性信号; CKSI- ：消极的信号。
LV- CMOS字时钟输出或像素时钟输出。
无连接，除非在“时钟直通”模式。
LV- CMOS输出， DIRI在正常运转反转。可用于驱动DIRI
无连接，如果不使用。
那里的接口需要解串器的信号进行掉头。
电源的并行I / O 。 （所有VDDP引脚必须连接到VDDP ）
电源的串行I / O 。
电源的核心。
所有GND引脚必须接地。 BGA ：所有的GND焊盘。 MLP ：引脚29 & GND焊盘必须接地。
无连接。 （不要连接到GND或VDD ）
注意：
1 0 = GND ; 1 = VDDP
FIN210AC （串行DIRI = 1 ），引脚配置
27频闪
26 CKREF
1
A
B
C
D
E
F
G
DP[4]
2
DP[2]
3
GND
4
CTL_ADJ
5
N / C
6
28 CTL_ADJ
CKREF
DP[6]
DP[5]
DP[1]
N / C
频闪
/ DIRO
29 GND
25 / DIRO
32个DP [3]
31 DP [2]
30 DP [1]
DP的[4] 1
CKP
N / C
DP[3]
N / C
CKSO +
CKSO -
24 CKSO +
23 CKSO-
串行器
GND焊盘
22 DSO +
21 DSO-
20 CKSI-
19 CKSI +
18 DIRI
17 VDDS
PLL0 13
GND 11
PLL1 12
S1 14
S0 15
DP [ 10 ] 9
VDDA 16
www.fairchildsemi.com
DP的[5] 2
DP的[6] 3
4 VDDP
CKP 5
DP的[7] 6
DP的[8] 7
DP的[9] 8
GND 10
N / C
DP[7]
VDDP
GND
DSO-
DSO +
DP[8]
DP[9]
GND
VDDS
CKSI +
CKSI-
DP[10]
GND
N / C
VDDA
N / C
DIRI
GND
N / C
PLL1
PLL0
S1
S0
42球BGA ， 3.5× 4.5毫米， 0.5毫米间距（顶视图）
32引脚MLP ， 5 x 5mm的， 0.5毫米间距（顶视图）
（中心焊盘必须接地）
图2. FIN210AC （串行DIRI = 1 ）引脚分配（顶视图）
2009仙童半导体公司
FIN210AC 版本1.0.1
2
的μSerDes FIN210AC - 10位串行器/解串器支持相机和小型显示器高达48MHz的
FIN210AC （解串器DIRI = 0 ）引脚说明
引脚名称
DIRI
XTERM
S0
S1
PWS0
PWS1
/ ENZ
DP [ 1:10 ]
CKP
DSI +
DSI-
CKSI +
CKSI-
CKSO +
CKSO-
CKREF
频闪
/ DIRO
VDDP
VDDS
VDDA
GND
N / C
描述
控制，以确定串行解串器或配置。
控制，以确定是否使用内部或外部终端
信号用于定义的并行I / O的边沿速率。
信号用于定义的并行I / O的边沿速率。
配置CKP脉冲宽度。
配置CKP脉冲宽度。
0解串器
1串行器
用0内部端接
1 CKSI & DSI需要外部端接
见表2解串器（ DIRI = 0 ）控制引脚。
见表2解串器（ DIRI = 0 ）控制引脚。
见表2解串器（ DIRI = 0 ）控制引脚。
见表2解串器（ DIRI = 0 ）控制引脚。
高阻抗或电源在已知状态下的输出
见表5解串器（ DIRI = 0 ）控制引脚。
LV- CMOS并行数据输出。 （N / C ，如果不使用）
LV- CMOS字时钟输出或像素时钟输出。
CTL的差分串行输入的数据信号。
DSI + ：阳性信号; DSI- ：消极的信号。
CTL差分解串器的输入位时钟。
CKSI + ：阳性信号; CKSI- ：消极的信号。
CTL差分串行输出位时钟。
无连接，除非在“时钟直通”模式。
CKSO + ：阳性信号; CKSO- ：消极的信号。
LV- CMOS时钟输入和PLL的参考。
无连接，除非在“时钟直通”模式。
LV- CMOS选通输入锁存数据转换成串行器。
无连接，除非在“时钟直通”模式。
LV- CMOS输出。 DIRI在正常运转反转。
无连接，如果不使用。
电源的并行I / O 。 （所有VDDP引脚必须连接到VDDP ）
电源的串行I / O 。
电源的核心。
所有GND引脚必须接地。 BGA ：所有的GND焊盘。 MLP ：引脚28 ， 29 ， GND焊盘必须接地。
无连接。 BGA ： G1 ， F2 ; MLP ：10， 11 ; （不要连接到GND或VDD ）
注意：
2 0 = GND ; 1 = VDDP
FIN210AC （解串器DIRI = 0 ）引脚配置
27频闪
29 XTRM
26 CKREF
1
A
DP[4]
2
DP[2]
3
XTRM
4
/ ENZ
5
N / C
6
31 DP [2]
CKREF
B
DP[6]
DP[5]
DP[1]
N / C
频闪
/ DIRO
25 / DIRO
32个DP [3]
30 DP [1]
28 / ENZ
DP的[4] 1
CKP
N / C
DP[3]
N / C
CKSO +
CKSO-
24 CKSO +
23 CKSO-
解串器
GND焊盘
22 DSI-
21 + DSI
20 CKSI-
19 CKSI +
18 DIRI
17 VDDS
PWS0 13
N / C 11
PWS1 12
S1 14
S0 15
DP [ 10 ] 9
VDDA 16
www.fairchildsemi.com
C
DP的[5] 2
DP的[6] 3
4 VDDP
CKP 5
DP的[7] 6
DP的[8] 7
DP的[9] 8
N / C 10
D
N / C
DP[7]
VDDP
GND
DSI +
DSI-
E
DP[8]
DP[9]
GND
VDDS
CKSI +
CKSI-
F
DP[10]
N / C
N / C
VDDA
N / C
DIRI
G
N / C
N / C
PWS1
PWS0
S1
S0
42球BGA ， 3.5× 4.5毫米， 0.5毫米间距（顶视图）
32引脚MLP的5mm x 5mm ， 0.5毫米间距（顶视图）
（中心焊盘必须接地）
图3. FIN210AC （解串器DIRI = 0 ）引脚分配（顶视图）
2009仙童半导体公司
FIN210AC 版本1.0.1
3
的μSerDes FIN210AC - 10位串行器/解串器支持相机和小型显示器高达48MHz的
系统控制引脚
表1中。
串行器（ DIRI = 1 ）控制引脚
功能
条件
CKREF
频闪
慢频率
正常工作
支持在CKREF扩频
与固定CKREF输入;频闪
可以1/2速度
与固定CKREF输入;频闪
可以1/3速度
正常工作
支持在CKREF扩频
与固定CKREF输入;频闪
可以1/2速度
与固定CKREF输入;频闪
可以1/3速度
正常工作
支持在CKREF扩频
与固定CKREF输入;频闪
可以1/2速度
与固定CKREF输入;频闪
可以1/3速度
5MHz至15MHz的
5MHz至14.2MHz
5MHz至15MHz的
5MHz至15MHz的
≤
CKREF （高达15MHz的）
≤
CKREF （高达14.2MHz ）
≤
CKREF / 2 （最高为7.5MHz ）
≤
CKREF / 3 （高达5MHz ）
1
0.947
2
3
1
0
0
1
0
0
1
1
0
0
0
0
1
1
1
1
PLL
倍增器
PLL0
控制引脚
PLL1
S0
S1
中频
10MHz至30MHz的
10MHz至28.4MHz
10MHz至30MHz的
10MHz至30MHz的
≤
CKREF （高达30MHz ）
≤
CKREF （高达28.4MHz ）
≤
CKREF / 2 （高达15MHz的）
≤
CKREF / 3 （高达10MHz ）
快频率
18MHz的频率48MHz
18MHz时为45.4MHz
18MHz的频率48MHz
18MHz的频率48MHz
掉电
≤
CKREF （高达48MHz的）
≤
CKREF （高达45.4MHz ）
≤
CKREF / 2 （高达24MHz的）
≤
CKREF / 3 （最高到16MHz ）
1
0.947
2
3
1
0
0
1
X
0
0
1
1
X
1
1
1
1
0
0
0
0
0
0
1
0.947
2
3
1
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
表2中。
解串器（ DIRI = 0 ） PWS控制引脚（脉冲宽度的例子）
CKP脉冲宽度低电平时间
CKREF=19.2
兆赫
CKREF=26
兆赫
CKREF=48
兆赫
参考
PLL
PWIDTH
倍增器
倍增器
（串行）
控制引脚
PWS0
PWS1
CKP选通
串行器PLL倍频= 3
非倒
倒
非倒
非倒
非倒
倒
非倒
非倒
非倒
倒
非倒
非倒
78.1ns
78.1ns
156.3ns
208.3ns
52.1ns
52.1ns
104.2ns
138.9ns
26ns
26ns
52.1ns
69.4ns
掉电
2009仙童半导体公司
FIN210AC 版本1.0.1
4
57.7ns
57.7ns
115.4ns
153.8ns
38.5ns
38.5ns
76.9ns
102.6ns
19.2ns
19.2ns
38.5ns
51.3ns
31.2ns
31.2ns
62.5ns
83.3ns
20.8ns
20.8ns
41.7ns
55.6ns
10.4ns
10.4ns
20.8ns
27.8ns
3
3
3
3
2
2
2
2
1
1
1
1
X
6
6
12
16
6
6
12
16
6
6
12
16
X
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
www.fairchildsemi.com
串行器PLL倍频= 2
串行器PLL倍频= 1
的μSerDes FIN210AC - 10位串行器/解串器支持相机和小型显示器高达48MHz的
表3中。
解串器S0 & S1控制引脚（注：所有的边沿速率是典型值）
LVCMOS输出边沿速率
S0
0
1
1
0
S1
1
1
0
0
慢速边沿速率
媒体边沿速率
快速边沿速率
掉电
7 - 为8ns （C
L
=驱动8pF ）
4 - 5纳秒（C
L
=驱动8pF ）
2 - 3纳秒（C
L
=驱动8pF ）
脉冲宽度计算
CKP脉冲宽度低电平时间= （ PLL乘法器 PWIDTH系数） / （ CKREF 12 ）
例如：
CKREF=26MHz
;
PLL倍频= 1 ; PWIDTH乘数= 6
CKP脉冲宽度= （ 1 6 ） / （ 26MHz的 12 ） = 19.2ns
(2)
(1)
CKREF =频闪占空比为50％
如果CKREF =闸门下面的控制状态将提供一个CKP 50 ％占空比的脉冲宽度输出
表4 。
CKREF =频闪占空比为50％
串行器
PLL0
1
PLL1
0
PWS0
0
解串器
PWS1
0
掉电状态
当S1和S0信号为0 ，而不管DIRI信号的状态时， FIN210AC复位和掉电。该
关断模式下将关闭所有的内部模拟电路，关断器件的串行输入和输出，并将所有
内部数字逻辑。表5显示输入状态和输出缓存的掉电模式下的状态。
表5 。
掉电
DIRI = 1 （串行）
输入禁用
高
输入禁用
输入禁用
0
信号引脚
DP [ 1:10 ]
CKP
频闪
CKREF
/ DIRO
DIRI = 0 （解串器）
/ ENZ = 0
输出高阻
高-Z
输入禁用
输入禁用
1
DIRI = 0 （解串器）
/ ENZ = 1
输出低电平
高
输入禁用
输入禁用
1
2009仙童半导体公司
FIN210AC 版本1.0.1
5
www.fairchildsemi.com
