DS90UB901Q / DS90UB902Q 10 - 43MHz 14位彩色FPD -Link的III串行器和解串用
双向控制通道
2012年4月25日
DS90UB901Q/DS90UB902Q
10 - 43MHz 14位彩色FPD -Link的III串行器和
解串器，具有双向控制通道
概述
该DS90UB901Q / DS90UB902Q芯片组提供了一个FPD -Link的
第三接口与高速前向信道和一个双向
在一个单一的数据传输tional控制信道
差分对。该串行器/解串器对是针对
汽车摄像头系统之间的直接连接
主控制器/电子控制单元（ ECU ） 。主
传输发送的图像数据的16位在单个高速
用低延迟双向控制串行流一起
支持我的信道传输
2
C.包含在16位的
有效载荷是CRC可选的数据完整性选项（循环
冗余校验）来监视传输线路错误。我们 -
荷兰国际集团TI的嵌入式时钟技术使全透明
在一个单一的差分对全双工通信，携带
未经DE-不对称的双向控制信息
未决的视频消隐间隔。这种单一的串行
流传输，简化宽数据总线在PCB
迹线和电缆通过消除之间的时滞的问题
并行数据和时钟路径。这显著节省系统
通过缩小数据路径，这反过来减少PCB层数成本，
电缆的宽度，并且连接器的尺寸和引脚。
此外，该解串器的输入提供均衡CON-
控制，以补偿从介质损耗在更长的显示
可用距离。内部直流平衡的编码/解码，用于
支持交流耦合互连。
串行器待机功能提供了一个低功耗的节省
有一个重新的信号远程唤醒功能模式
遥控装置。
串行器提供的32引脚LLP （采用5mm x 5mm ）封装
年龄及解串器则采用40引脚的LLP （采用6mm x 6mm ）提供
封装。
■
单差分对布线
■
我与双向控制接口通道
2
C支持
■
与直流平衡编码嵌入时钟，支持AC-
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
耦合互连
能够驱动多达10米屏蔽双绞线
I
2
C兼容串行接口
单一的硬件设备寻址引脚
与CRC的16位数据有效载荷（循环冗余校验）
检查数据完整性
多达6个可编程GPIO的
LOCK输出报表引脚和全速BIST诊断
功能验证链路的完整性
集成终端电阻
1.8V-或3.3V兼容并行总线接口
在1.8V单电源供电
ISO 10605 ESD和IEC 61000-4-2 ESD标准
汽车级产品： AEC - Q100 2级合格
温度范围：-40 ° C至+ 105°C
无解串器上所需的参考时钟
可编程的接收均衡
EMI / EMC缓解
—
DES可编程扩频（ SSCG ）
输出
—
DES接收器输出的交错
应用
■
■
■
■
■
汽车视觉系统
倒车后视，侧视摄像头
车道偏离警告
泊车辅助
盲点查看
特点
■
10 MHz至43 MHz的输入PCLK支持
■
160 Mbps至688 Mbps的数据吞吐量
典型应用图
30113527
图1.典型应用电路
TRI- STATE是美国国家半导体公司的注册商标。
2012德州仪器
301135 SNLS322D
www.ti.com
DS90UB901Q/DS90UB902Q
订购信息
NSID
DS90UB901QSQE
DS90UB901QSQ
DS90UB901QSQX
DS90UB902QSQE
DS90UB902QSQ
DS90UB902QSQX
包装说明
32引脚的LLP ， 5.0× 5.0 ×0.8毫米，节距为0.5mm
32引脚的LLP ， 5.0× 5.0 ×0.8毫米，节距为0.5mm
32引脚的LLP ， 5.0× 5.0 ×0.8毫米，节距为0.5mm
40引脚的LLP ， 6.0× 6.0 ×0.8毫米，节距为0.5mm
40引脚的LLP ， 6.0× 6.0 ×0.8毫米，节距为0.5mm
40引脚的LLP ， 6.0× 6.0 ×0.8毫米，节距为0.5mm
QUANTITY
250
1000
2500
250
1000
2500
规格
NOPB
NOPB
NOPB
NOPB
NOPB
NOPB
包ID
SQA32A
SQA32A
SQA32A
SQA40A
SQA40A
SQA40A
注：汽车级（Q ），产品采用增强的制造过程和支持过程的汽车市场，
包括缺陷检测方法。可靠性鉴定符合要求和温度等级
在AEC Q100标准定义的。汽车级产品都以字母Q.欲了解更多信息，请访问
http://www.ti.com/automotive 。
DS90UB901Q引脚图
30113519
串行器 - DS90UB901Q - 顶视图
3
www.ti.com
DS90UB901Q/DS90UB902Q
DS90UB901Q串行器引脚说明
引脚名称
DIN〔 13：0 〕
PIN号
I / O类型
描述
LVCMOS并行接口
32 ， 31 ， 30 ， 29 ，输入， LVCMOS并行数据输入。
27, 26, 24, 23,
W /下拉
22, 21, 20, 19,
18, 17
1
2
3
输入， LVCMOS水平同步输入
W /下拉
输入， LVCMOS垂直同步输入
W /下拉
输入时， LVCMOS像素时钟输入引脚。频闪边缘由TRFB控制寄存器进行设置。
W /下拉
输入/输出，
LVCMOS
输入/输出，
LVCMOS
输入/输出，
漏极开路
输入/输出，
漏极开路
DIN〔 3：0 〕的通用引脚可被单独地配置为输入或
输出;用于控制和各种命令作出响应。
通用引脚可独立配置为输入或输出;
用于控制和各种命令作出响应。
时钟线为双向控制总线通信
SCL需要一个外部上拉电阻到V
DDIO
.
对于双向控制总线通讯数据线
SDA需要一个外部上拉电阻到V
DDIO
.
HSYNC
VSYNC
PCLK
通用输入输出（ GPIO ）
DIN〔 3：0] /
GPIO [ 5 ：2]
GPIO [ 1：0]
20, 19, 18, 17
16, 15
双向控制总线 - I
2
C兼容
SCL
SDA
4
5
模式
8
I
2
C模式选择
MODE = L ，主模式（默认） ;设备产生并驱动SCL时钟线。
装置被连接到从属外设总线上。 （串行器最初启动的
输入， LVCMOS
待机模式以及解串器通过远程唤醒使能）
W /下拉
MODE = H ，从模式;设备接受SCL时钟输入和连接到I
2
C
总线控制器上的主。从模式不产生SCL时钟，但
使用由法师为数据传输产生的时钟。
输入，模拟
设备ID地址选择
接地电阻和10 kΩ的上拉至1.8V的电源轨。看
表3
ID [ X]
6
控制和配置
掉电模式下输入引脚。
PDB = H ，串行已启用，为ON 。
输入， LVCMOS
PDB = L ， Serailizer处于掉电模式。当串行处于掉电，
W /下拉
PLL被关闭，并且IDD最小化。编程控制寄存器数据
不保留并重置为默认值
输入， LVCMOS保留。
W /下拉
该引脚必须为低电平。
输入/输出，
CML
输入/输出，
CML
电源，模拟
电源，模拟
电源，模拟
电源，数字
非反相差分输出，双向控制通道输入。该
互连必须交流耦合通过一个100 nF的电容。
反相差分输出，双向控制通道输入。互连
必须交流耦合通过一个100 nF的电容。
PLL电源， 1.8V ± 5 ％
TX模拟电源， 1.8V ± 5 ％
CML &双向信道驱动器电源， 1.8V ± 5 ％
数字电源， 1.8V ± 5 ％
PDB
9
水库
7
FPD -Link III接口
DOUT +
DOUT-
13
12
电源和接地
VDDPLL
VDDT
VDDCML
VDDD
10
11
14
28
www.ti.com
4
DS90UB901Q/DS90UB902Q
引脚名称
VDDIO
PIN号
25
I / O类型
电源，数字
地面上， DAP
描述
电源I / O阶段。单端输入和SDA ， SCL ，从供电
V
DDIO
. V
DDIO
可以被连接到一个1.8V ±5％或3.3V±10 ％
DAP必须接地。 DAP是大的金属接触的底侧上，位于
在LLP封装的中心。连接到接地平面（GND）的同在
至少有9孔。
VSS
DAP
DS90UB902Q引脚图
30113520
解串器 - DS90UB902Q - 顶视图
5
www.ti.com
