【DS9034PCX初步DS9034PCX的PowerCap水晶特点提供10年的电池备用电源非挥发性时】,IC型号DS9034PCX,DS9034PCX PDF资料,DS9034PCX经销商,ic,电子元器件-51电子网

DS9034PCX

初步

DS9034PCX

的PowerCap水晶

特点

提供10年的电池备用电源非

挥发性时钟RAM的PowerCap模块

包（PCM）的

捕捉

直接在表面安装的PowerCap

模块板

支队便可方便拆卸

兼容这些34针的PowerCap模块：

- DS1644P -XXX

- DS1646P -XXX

- DS1647P -XXX

引脚说明

BAT

GND

X1, X2

- 3伏电池输出

=地面

- 32.768 kHz晶振的连接

绝对最大额定值*

工作温度

储存温度

0 ° C至70℃

-20 ° C至+ 70°C

水晶特点

标称频率

负载Capcitance

32.768千赫

6 pF的

描述

该DS9034PCX的PowerCap被设计成一个

卡入式锂源动力的非易失时间 -

保持RAM的达拉斯半导体公司的直接河畔

面贴装PowerCap模块（PCM）的包。

经过PowerCap模板已被焊接在

放置和清洗， DS9034PCX的PowerCap是

啪在PCM板的顶部，以形成一个完整的

PowerCap模块封装。在安装PowerCap被锁上对

防止不正确的附件。该DS9034PCX可

通过将普通螺丝刀插入一个容易去除

支队功能，并轻轻地撬向外

向上到从的PowerCap释放的PowerCap

模块板。

电池特性

额定电压

标称容量

化学

数据保存寿命

130 mAhr表示

李（ CF ）×

10年（ 25 ° C）

*这是一个额定值只和功能的操作

该设备在这些或以上的任何其他条件的

在这个操作部分的说明

特定网络阳离子是不是暗示。暴露在绝对

极限条件下的长时间

时间会影响其可靠性。

ECopyright

1995年，由达拉斯半导体公司。

专利和其他知识产权，请参考

Dallas Semiconductor的数据手册。

022897 1/2

DS9034PCX

顶视图

PKG

暗淡

SIDE VIEW

民

0.845

0.955

0.210

0.065

英寸

喃

0.850

0.960

0.215

0.070

最大

0.855

0.965

0.220

0.075

BOTTOM VIEW ： REF ONLY

功率容量：电池和晶振

022897 2/2

DS1643/DS1643P

非易失时钟RAM

www.dalsemi.com

特点

集成的NV SRAM ，实时时钟，

水晶，电源失效控制电路及锂

能源

时钟寄存器相同的访问到

静态RAM 。这些寄存器是常驻在

8顶部RAM地址。

拥有超过10年的完全不挥发

在没有电源的操作

70纳秒到100纳秒访问时间

BCD编码的年，月，日，星期，小时，

分钟，并与闰年秒

补偿有效期至2100年

电源失效写保护允许± 10 ％

电源容限

锂能源电

断开，维持保鲜状态，直到电源

施加首次

DS1643只（ DIP模块）

- 标准的JEDEC字节宽度的8K ×8 RAM

引脚

只有DS1643P （ PowerCap模板）

- 表面贴装封装，可直接

包含连接的PowerCap

电池和水晶

- 可更换电池（安装PowerCap ）

- 电源失效输出

- 引脚对引脚与其他兼容

的DS164XP时钟RAM密度

引脚分配

A12

DQ0

DQ1

DQ2

GND

VCC

CE2

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

28引脚密封封装

（ 700密耳扩展）

PFO

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

GND V

BAT

A12

A11

A10

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

订购信息

DS1643-XXX

28引脚DIP模块

-70

70 ns访问

-100

100 ns访问

34 -PIN PowerCap模板

-70

70 ns访问

-100

100 ns访问

POWERCAP

（必填，必须订购

另发）

1 14

022101

*DS1643P-XXX

*DS9034PCX

DS1643/DS1643P

引脚说明

A0-A12

CE2

- 地址输入

- 芯片使能

- 芯片使能2 （ DIP模块

只）

- 输出使能

- 写使能

- +5伏

GND

DQ0-DQ7

RST

X1, X2

BAT

- 地面

- 数据输入/输出

- 无连接

- 上电复位输出

（ PowerCap模板）

- 水晶连接

- 电池连接

描述

的DS1643是一个8K ×8非易失性静态RAM与一个全功能的实时时钟（RTC ），其

无论是在一字节宽的格式访问。非易失性RAM中的计时功能上等同于

所有JEDEC标准8K ×8 SRAM 。该装置也可以很容易被取代的ROM，EPROM和

EEPROM的插座上提供读/写非易失性以及增加的实时时钟功能。该

实时时钟的信息驻留在最高的8个RAM位置。 RTC寄存器包含

年，月，日，星期，时，分，秒的数据在24小时BCD格式。更正为天

月份和闰年自动进行。 RTC时钟寄存器是双缓冲来避免

不正确的数据的访问时可能出现的时钟的更新周期。双缓冲系统也

避免时间上的损失倒数计时有增无减通过访问时间寄存器的数据。该

DS1643还包含电源失效电路，取消选择设备时的V

供应中

一个彻头彻尾的耐受性条件。此功能可以防止数据丢失的不可预测的系统操作

低V带来的

为避免错误的访问和更新周期。

套餐

该DS1643有两种封装： 28引脚DIP模块和34引脚PowerCap模块。 28针

DIP型模块集成了晶体，锂能源和硅都在同一个包中。 34针

PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）

包含晶体和电池。这种设计允许的PowerCap可以安装在顶部

在完成表面后DS1643P安装过程。表面后安装的PowerCap

安装过程中防止损坏晶体和电池由于所需的焊料高温

回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap

是单独订购和运输分开的容器。为的PowerCap的部件号为

DS9034PCX.

时钟操作 - 读取软时钟

而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会

到DS1643时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中

过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。

当1被写入到读取位的更新被中止，在控制第七最显著位

反映计数，也就是一天，日期和时间，这是目前在发出halt命令的那一刻。

然而，双缓冲系统的内部时钟寄存器不断更新，使得时钟

精度不会受到数据的访问。所有的DS1643寄存器同时更新

之后，时钟状态复位。更新是在一秒钟内后读取位写入0 。

2 14

DS1643/DS1643P

框图DS1643

图1

DS1643真值表

表1

5伏

10%

＆ LT ; 4.5伏

＆ GT ; V

BAT

＆ LT ; V

BAT

CE2

模式

DESELECT

写

读

DESELECT

高Z

DATA IN

数据输出

高Z

动力

待机

活跃

CMOS待机

数据保留

模式

设置时钟

控制寄存器的8位是写入位。设定的写入位为1时，象读位，停止更新

到DS1643寄存器。然后，用户可以将它们与正确的星期，日期和时间数据以24小时

BCD格式。复位写入位到0 ，然后这些值传送到实际时钟计数器和

允许恢复正常操作。

停止和启动时钟振荡器

时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭

以最小化从电池的漏电流。该

OSC

比特是MSB为秒寄存器。将其设置为

1振荡器停振。

频率测试位

比特当天字节6为频率测试位。当频率测试位被置为逻辑1，并且

振荡器运行，对LSB秒寄存器将切换为512赫兹。当秒注册为

被读出后， DQ0线将在512 Hz的频率进行切换，只要获取条件仍然有效

（即

低，

低， CE2高，地址秒钟注册仍然有效，稳定的）。

时钟精度（ DIP MODULE ）

该DS1643是保证计时精确度内

±1

每月分钟，在25℃ 。

时钟精度（ POWERCAP MODULE ）

该DS1643P和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，

模块是保证保持时间的精确度内

±1.53

每月（为35ppm ）分钟，在25℃ 。

3 14

DS1643/DS1643P

DS1643寄存器映射 - BANK1

表2

ADDRES

1FFF

1FFE

1FFD

1FFC

1FFB

1FFA

1FF9

OSC

1FF8

OSC

=停止位

= WRITE位

数据

R =读位

X =未使用

功能

YEAR

00-99

MONTH

01-12

日期

01-31

天

01-07

小时

00-23

分钟

00-59

秒

00-59

控制

FT =频率测试

注意：

所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。

检索数据从RAM或时钟

的DS1643是在读模式下，每当

（写使能）为高和

（芯片使能）是低的。该

器架构允许的纹波通过访问任何的在NV SRAM中的地址位置。有效

数据将在T内的DQ引脚

之后的最后一个地址输入是稳定的，从而提供了

和

访问时间和状态感到满意。如果

访问时间得不到满足，有效数据将

可在芯片的后者允许访问（叔

CEA

），或者，在输出使能访问时间（t

OEA

）。的状态

数据输入/输出引脚（DQ）是由控制

和

。如果输出为t之前激活

中，数据

线被驱动到一个中间状态，直到吨

。如果地址输入，而改变

和

仍然有效，输出数据有效期为输出数据保持时间（t

），但将会进入不确定

直到下一个地址的访问。

将数据写入RAM或时钟

在DS1643处于写模式时

和

处于其活性状态。写的是开始

参考后者发生过渡

。该地址必须在整个持有有效

该循环。

必须返回非活动最少的t

之前，另一次读的起始或

写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在一个

典型应用中，

信号将是在写周期期间高。不过，

设置可以是有源

那小心与数据总线，以避免总线冲突。如果

低前

低转换

数据总线可以成为活性与由地址输入定义的读出的数据。在低过渡

将

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

当V

是在额定范围（V

＆ GT ; 4.5伏）与上面所描述的DS1643可接

读取或写入周期。然而，当V

下面是电源故障点V

（点处写

保护时）内部时钟寄存器和RAM是从访问被封锁。这是通过

在内部通过经由所述禁止访问

信号。此时的上电复位输出信号（

RST

）会

驱动低电平有效，并保持有效，直到V

返回到正常的水平。当V

低于

内部电池供电的电平，输入功率是从V切换

引脚连接到内部电池和

时钟活动，RAM和时钟数据从电池直至V保持

返回到标称

4 14

DS1643/DS1643P

的水平。该

RST

信号是漏极开路输出，需要一个上拉了起来。除

RST

所有控制，数据，

和地址信号必须关机当V

断电。

电池长寿

在DS1643具有被设计为用于时钟活动提供能量的锂电源和时钟

和RAM数据保持在V

供给不存在。该内部电源的能力

足以将DS1643连续供电为在它安装在设备的使用寿命。为

规范的目的，预期寿命为10年，在25 ℃下，在内部时钟振荡器运行

没有V的

力。每个DS1643是从达拉斯半导体附带的锂能源

源断开，保证精力充沛的能力。当V

首先应用的水平大于

中，锂电池启用备用电池的操作。实际寿命

因为没有锂电池的能量被消耗Ds1643将超过10年更长的时间当V

目前。

5 14

DS1486/DS1486P

分枝看门狗计时器

www.maxim-ic.com

特点

128字节的用户NV RAM

集成的NV SRAM ，实时时钟，

水晶，电源失效控制电路及锂

能源

拥有超过10年的完全不挥发

在没有电源的操作

看门狗定时器重新启动一个彻头彻尾的控制

处理器

报警功能调度的实时相关

活动，如系统唤醒

可编程的中断和方波

产量

所有寄存器都通过单独可寻址

地址和数据总线

活跃在掉电模式下的中断信号

引脚分配

INTB （ INTB ）

A16

A14

A12

DQ0

DQ1

DQ2

GND

A15

INTA / SQW

A13

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

订购信息

DS1486

XXX

（ 32引脚DIP模块）

–150

150 ns访问

–120

120 ns访问

34 -PIN PowerCap模板

–150

150 ns访问

–120

120 ns访问

DS1486 128K ×8

32 -PIN密封封装

*DS1486P

XXX

*DS9034PCX

所需的PowerCap

（必须单独订购）

引脚说明

- 中断输出A（漏极开路）

INTB

（ INTB ） - 中断输出B（漏极开路）

A0–A16

=地址输入

DQ0–DQ7

- 数据输入/输出

=芯片使能

=输出使能

=写使能

= +5伏特

GND

=地面

SQW

方波输出

=无连接

X1, X2

- 水晶连接

BAT

- 电池连接

INTB

INTB （ INTB ）

A15

A16

PFO

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

GND V

BAT

INTA

SQW

A14

A13

A12

A11

A10

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

1 17

072401

DS1486/DS1486P

描述

的DS1486是具有全功能的实时时钟（RTC），报警，监视一个非易失性静态RAM

定时器和间隔定时器这些都是一字节的格式进行访问。在DS1486含有锂

能量源和一个石英晶体，其无需任何外部电路。数据包含

内128K ×8位的存储器和计时寄存器可以读出或写入以相同的方式作为

单字节宽，静态RAM 。计时寄存器位于前14个字节的存储空间。数据

被保持在支计时器由智能控制电路，其检测Ⅴ的状态

和写保护存储在V

超出公差。锂能源可维持的数据和

实时超过10年在没有V的

。计时信息包括百分之一秒

秒，秒，分，小时，星期，日期，月份和年份。在每月结束时的日期是

几个月少于31天，其中包括修正闰年自动调整。该

支链计时工作在24小时或12小时格式，带AM / PM指示。该

看门狗定时器提供闹钟中断和0.01秒99.99秒之间的间隔时间。

实时报警提供的最多一周预设时间。中断两个看门狗和RTC

当系统断电后，将运行。这两者都可以提供系统的“唤醒”信号。

套餐

该DS1486有两种封装： 32引脚DIP模块和34引脚PowerCap模块。 32针

DIP型模块集成了晶体，锂能源和硅都在同一个包中。 32针

PowerCap模块板的设计与联系人的连接到一个单独的PowerCap

（ DS90934PCX ），其中包含晶体和电池。该设计允许的PowerCap被安装在

在完成表面的后DS1486P的顶部安装过程。后安装的PowerCap

表面贴装工艺防止损坏晶体和电池由于需要高温

回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和

的PowerCap单独订购和运输分开的容器。为的PowerCap的部件号

是DS9034PCX 。

操作 - 读寄存器

在DS1486执行一个读周期时

（写使能）处于非活动状态（高），

（芯片使能）

和

（输出使能）有效（低）。由地址输入指定的唯一的地址（A0 -A16 ）

定义的寄存器将被访问。有效的数据将提供给八个数据输出

T内的驱动程序

加

（访问时间）的最后一个地址输入信号之后是稳定的，所提供的

和

访问时间还纳。如果

和

访问时间不满意，那么数据访问必须是

从后面出现的信号测量（

）和限制性参数是吨

为

而不是地址的访问。

操作 - 写寄存器

在DS1486处于写模式时的

（写使能）和

（芯片使能）信号在

后地址输入有效（低）的状态是稳定的。后者发生的下降沿

将确定的写入周期的开始。写周期是由早期的上升沿终止

。所有地址输入必须保持有效的在整个写周期。

必须回到高电平状态

最少恢复状态（T

）另一个循环之前可以启动。数据必须在数据有效

公交车有足够的数据建立（T

）和数据保持时间（t

）相对于较早的上升沿

。该

控制信号应当保持未激活（高）在写周期，以避免总线

争。然而，如果输出总线已经启用（

和

激活的），则

将禁用

在科技产出

ODW

从它的下降沿。

2 17

DS1486/DS1486P

数据保留

该分枝计时器提供了完整的功能，当功能V

大于4.5伏，并且

写保护寄存器的内容，在4.25伏的典型。数据被保持在无Ⅴ的

没有

任何额外的支持电路。在DS1486持续监视V

。如若电源电压衰减，

在网状计时器会自动写保护自身和所有输入到寄存器变

“不关心”。这两个中断

INTA

和

INTB

（ INTB ）和内部时钟和定时器继续运行

而与V的电平的

。然而，必须确保用于与所述上拉电阻是很重要的

中断引脚决不拉升到一个值，该值大于V

+ 0.3V 。由于V

瀑布下方

大约3.0伏，功率开关电路导通，以保持内部的锂能源

时钟和定时数据的功能。它也要求以确保在此期间（备用电池

模式），目前该电压

INTA

和

INTB

（ INTB ）不会超过V

BAT

。在上电期间，当V

以上到大约3.0伏上升时，电源切换电路连接外部V

和断开

内置锂电池的能量来源。 V后能正常运行恢复

超过4.5伏的一段

为200毫秒。

分枝TIMEKEEPER寄存器

该分枝计时器有14个寄存器， 8位宽度包含所有的报时，

报警器，监视和控制的信息。时钟，日历，闹钟和看门狗寄存器内存

其中所包含的数据的外部（用户可访问的）和内部副本的位置。外部副本

独立的不同之处在于它们是由同时传输周期性地更新内部功能

递增的内部拷贝（见图1）。命令寄存器的位受内部

和外部函数。该寄存器将在后面讨论。寄存器0， 1，2， 4，6， 8，9，和A包含

的日期和时间信息的时间（参见图2）。日期时间信息存储在BCD 。寄存器3 ，

5 ，和7包含日间报警信息的时间。中日间报警信息的时间存储在BCD 。

寄存器B是命令寄存器和这个寄存器的信息是二进制的。寄存器C和D是

看门狗报警寄存器和信息存储在这两个寄存器是BCD 。寄存器ê

通过1FFFF是用户字节，可被用于维持在用户的判断数据。

时钟精度（ DIP MODULE ）

该DS1486是保证计时精确度内

±1

每月分钟，在25℃ 。

时钟精度（ POWERCAP MODULE ）

该DS1486P和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，

模块被保证保留时间精度在± 1.53分钟每月（为35ppm ），在25 ℃。

3 17

DS1486/DS1486P

框图

图1

4 17

DS1486/DS1486P

一天时间寄存器

寄存器0， 1，2， 4，6， 8，9，和A包含的节数据中的BCD时间。这八个寄存器中的十位

不使用，将始终为0 ，无论它们是如何写的。比特6和7中的月

寄存器（ 9）的二进制位。当设置为逻辑0 ，

EOSC

（第7位）使实时时钟振荡器。这

位被设置为逻辑1为从Dallas半导体运，以防止在锂能耗

储存和运输（只DIP模块）。该位通常设备中被打开由用户

初始化。然而，该振荡器可以由该位设定为接通，并根据需要脱

适当的水平。该

INTA

和方波输出信号被连接在一起，引脚30上的32针

DIP模块。有了这个包，第6位的月寄存器（ 9 ）控制该引脚的功能。当

设置为0时，引脚将输出1024 Hz的方波信号。当设置为逻辑1时，该引脚可

对于中断输出（

INTA

）而已。该

INTA

和方波输出信号分离在34-

引脚PowerCap模块。有了这个包，位6月份的注册（ 9 ）仅控制方波

输出（引脚33 ）。当设置为逻辑0 ， 33引脚将输出一个1024 Hz的方波信号。当设置为逻辑

1 ，销33处于高阻抗状态。引脚34 （

INTA

）不受位6位6的设置

小时寄存器定义为12或24小时的选择位。当设置为逻辑1时， 12小时格式

选择。在12小时格式，位5是AM / PM位，逻辑1表示PM 。在24小时模式下，第5位

是第二个10小时位（ 20-23小时）。中日登记的时间是每0.01秒内从更新

实时时钟，除了当TE位（第7位寄存器B的）被设置为低或时钟振荡器是不

在运行。同步，并从支计时数据存取的优选方法是

这样做的写周期地址位置0B和设置TE位访问命令寄存器

（传输使能位）为逻辑0，这将冻结一天的时间外，在登记本

记录的时间，允许出现访问，而同时更新的危险。当手表寄存器

已读或写，第二个写周期的位置0B设置TE位为逻辑1将放

一天中的时间寄存器回更新每0.01秒。不浪费时间，在实时时钟

因为天寄存器缓冲时间的内部副本是不断增加的同时，

外部存储器的寄存器被冻结。读写天的时间的另一种方法

寄存器是忽略同步。然而，任何单一的阅读可能会产生错误的数据为实

时钟可以是更新外部存储器的寄存器作为数据正被读的过程中。该

几秒钟通过多年的内部副本，并增加了日间报警的时间段检查

有数百秒读取99.复制期间被转移到外部寄存器时

几秒钟滚百分之99至00。确保数据有效的方法就是做多读和

进行比较。写入寄存器也可能产生错误的结果相同的原因。制作的方法

确保写周期已经引起正确一个更新是做读验证并重新执行写周期是否

数据是不正确的。而从读写周期错误结果的可能性已经指出，它

值得注意的是，一个不正确的结果的可能性保持在最低限度，由于冗余

该支计时器的结构。

时间日间报警寄存器

寄存器3 ， 5 ， 7包含的日报警寄存器的时间。比特3 ，4，5 ，和6的寄存器7将

始终为0 ，无论它们是如何写的。位寄存器3,5和7中的7是屏蔽位（图3）。

当所有的屏蔽位为逻辑0 ，只当寄存器2 ， 4 6出现的日间报警的时间，以及

与存储在寄存器3,5的值， 7，报警将每天，当第7位的产生

注册7设置为逻辑1。同样，一个报警产生每小时7位寄存器7和5

被设置为逻辑1时的第7位寄存器7,5和3被设置为逻辑1时，一个报警会发生每分钟

当寄存器1 （秒）推出59到00 。

中日报警寄存器时被写入和读取的格式相同节寄存器的时间。该

日间报警标志和中断的时候被读取或写入报警寄存器总是被清零。

5 17

DS1251/DS1251P

4096K NV SRAM，带有隐含时钟

www.maxim-ic.com

特点

实时时钟跟踪的百分之一

秒，分钟，小时，天，日

一个月，几个月，甚至几年

512K ×8 NV SRAM直接替换

易失静态RAM或EEPROM

内置锂电池维持

日历操作和保存RAM数据

手表的功能是透明的RAM

手术

月和年确定的数量

天中的每一个月;有效期至2100年

超过10年的数据保留在

电源缺位

10％工作范围

锂能源电

断开，维持保鲜状态功耗

施加首次

只有DIP模块

- 标准32引脚JEDEC引脚排列

- 与DS1248向上媲美

POWERCAP

模块板仅

- 表面贴装封装，可直接

包含连接的PowerCap

电池和水晶

- 可更换电池（安装PowerCap ）

- 引脚对引脚与其他兼容的密度

的DS124XP幻时钟

引脚分配

A18/RST

A16

A14

A12

DQ0

DQ1

DQ2

GND

A15

A17

A13

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

32 -PIN密封封装

740mil同花顺

RST

A15

A16

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

GND V

BAT

A18

A17

A14

A13

A12

A11

A10

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

的PowerCap是达拉斯半导体公司的注册商标。

1 22

112801

DS1251/DS1251P

订购信息

DS1251YP - XXXY （ 5V ）

- IND工业

- 70

为70ns存取

空白的32引脚DIP模块

34引脚PowerCap模块板*

引脚说明

–A

DS1251WP - XXXY （ 3.3V ）

- IND工业

- 120 120ns的访问

空白的32引脚DIP模块

34引脚PowerCap模块板*

GND

-DQ

X1, X2

BAT

RST

- 地址输入

- 芯片使能

- 输出使能

- 写使能

- 电源输入

- 地面

- 数据输入/输出

- 无连接

- 水晶连接

- 电池连接

- 复位

* DS9034PCX （安装PowerCap ）要求：

（必须单独订购。）

描述

在DS1251 4096K NV SRAM，带有隐含时钟是完全静态的非易失性RAM （为512k

字由8位）具有内置的实时时钟。该DS1251Y具有自我锂电池

和控制电路，连续监视V

对于超出容限。当这样的

情况发生时，锂电池便自动接通，写保护

无条件使能，以防止同时在内存和实时时钟乱码数据。

幻时钟报时提供的信息，包括秒，秒，分百分之一，

小时，天，日期，月，年。在每月结束日期被自动调整为

个月，少于31天，其中包括闰年补偿。幻影时钟可以工作在

24小时或12小时格式，带AM / PM指示。

套餐

该DS1251有两种封装： 32引脚DIP和34引脚PowerCap模块。 32引脚DIP

风格模块集成了晶体，锂能量源，并在一个封装中的硅。 34针

PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）

包含晶体和电池。这种设计允许的PowerCap可以安装在顶部

在完成表面后DS1251P安装过程。表面后安装的PowerCap

安装过程中防止损坏，因为所需的高温下的晶体和电池

回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和

的PowerCap单独订购和运输分开的容器。

2 22

DS1251/DS1251P

RAM读取模式

在DS1251执行一个读周期时

（写使能）处于非活动状态（高）和

（芯片使能）是

有效（低电平）。由19地址输入（ A0 - A18 ）指定的唯一的地址定义了的512K的

数据的字节将被访问。有效的数据将提供给内吨八个数据输出驱动器

加

（访问时间）的最后一个地址输入信号之后是稳定的，所提供的

和

（输出使能）访问

时间和状态都还满意。如果

和

访问时间不满意，那么数据访问必须是

从后来发生的信号测量（

）和限制性参数是吨

为

，而不是解决访问。

RAM写入模式

在DS1251处于写模式时的

和

信号是在后的有效（低电平）状态

地址输入是稳定的。后者发生的下降沿

将确定的开始

写周期。写周期是由早期的上升沿终止

。所有地址输入必须

保持有效的整个写周期。

必须返回到高状态的最小恢复时间

）另一个循环之前可以启动。该

控制信号应在保持非活动状态（高）

写周期，以避免总线冲突。然而，如果输出总线已经启用（

和

活动）

然后

将禁止在T输出

ODW

从它的下降沿。

数据保持方式

5V器件是完全可访问和可写入数据，或仅当V读

大于V

然而，当V

下面是电源故障点，V

（点处写保护时），在

内部时钟寄存器和SRAM从任何接入受阻。当V

下降到低于电池开关

点，V

（电池电源电平）时，器件的功率是从V切换

引脚和备用电池。 RTC

操作与SRAM的数据被从电池直至V保持

返回到额定电平。

3.3V的器件是完全可访问和可写入数据或仅当V读

大于V

pF的。

当V

低于电源故障点，V

，对设备的访问被禁止。如果V

小于V

BAT ，

设备电源从V切换

到备用电源（Ⅴ

BAT

）当V

低于V

。如果V

大于V

BAT

，设备电源从V切换

到备用电源（Ⅴ

BAT

）当V

滴剂

低于V

BAT

。 RTC的操作与SRAM的数据被从电池直至V保持

返回到

标称水平。

所有的控制，数据和地址信号必须关机当V

断电。

PHANTOM时钟操作

与幻象时钟通信是通过模式识别上的一个串行比特流建立

64位，它必须通过执行包含在适当的数据64个连续的写周期被匹配

DQ0 。那之前的识别64位模式的出现的所有的访问被定向到存储器。

识别建立后，接下来的64读或写周期或者提取或更新数据的

幻像时钟和存储器存取被禁止。

数据传输和从计时功能来完成与下控制一个串行比特流

使能芯片，输出使能和写使能。最初，一个读周期的任何存储器位置使用

3 22

DS1251/DS1251P

和

幻像时钟的控制通过移动指针到开始模式的识别序列

在64位比较寄存器的第一位。接着， 64个连续的写周期所使用的执行

和

控制的SmartWatch的。这些64个写周期，仅用于获得对

幻时钟。因此，任何地址到插座中的存储器是可以接受的。然而，在写

产生来访问幻像时钟周期也将数据写入到一个位置，在配合

内存。首选的方式来管理这个要求是在RAM中的预留只是一个地址位置

幻时钟便笺。当执行第一个写周期，它是相对于位的64位的0

比较寄存器。如果发现匹配，则指针递增到所述比较的下一个位置

寄存器，并等待下一个写周期。如果未找到匹配项，指针不前进，所有的

随后的写周期被忽略。如果发生在任何时间模式识别中一个读周期，该

目前序列中止，比较寄存器指针复位。模式识别持续

共有64个写周期中的比较寄存器如上所述，直到所有位都被

匹配（图1）。用正确的比赛为64位，幻影时钟使能，数据传输或

从计时寄存器可以继续进行。接下来的64个周期将导致隐含时钟要么

上的DQ0接收或发送数据，这取决于所述的水平

销或

引脚。周期其他

存储器块之外的位置可以与交错

周期，而无需中断模式

识别序列或数据传输序列的幻像时钟。

PHANTOM时钟寄存器信息

幻像时钟信息包含在8位，八个寄存器每一个顺序是

访问的1位在64位模式的识别序列之后的时间已经完成。当更新

幻像时钟寄存器，每个寄存器必须以8位为一组来处理。写作和阅读

一寄存器内的各个位可以产生错误的结果。这些读/写寄存器中定义的

图2中。

所含的幻象时钟寄存器的数据是二进制编码的十进制格式（ BCD ）。阅读与

写寄存器总是完成通过所有八个寄存器步进，从位0

寄存器0和寄存器的位7的7结束。

4 22

DS1251/DS1251P

隐含时钟寄存器定义

图1

注意：

以十六进制表示的模式识别为C5 ，3A ，A 3 ，5C， C 5 ，3A ，A 3 ，5C 。这种模式的优势是

意外地复制并导致无意中进入假想时钟小于1 10

。这

图案被发送到幻象时钟LSB到MSB 。

5 22

DS1646/DS1646P

非易失时钟RAM

www.dalsemi.com

特点

集成了NV SRAM ，实时时钟，

水晶，电源失效控制电路及锂

能源

时钟寄存器相同的访问到

静态RAM 。这些寄存器居民

八大顶级RAM单元

拥有超过10年的完全不挥发

在没有电源的操作

BCD编码的年，月，日，星期，小时，

分钟，并与闰年秒

补偿有效期至2100年

电源失效写保护允许± 10 ％

电源容限

DS1646只（ DIP模块）

标准的JEDEC字节宽度128K ×8 RAM

引脚

DS1646P唯一（的PowerCap

模块板）

表面贴装可直接

连接的PowerCap含电池

和水晶

可更换电池（安装PowerCap ）

电源失效输出

引脚对引脚兼容于其他密度

的DS164xP时钟RAM

引脚分配

A16

A14

A12

DQ0

DQ1

DQ2

GND

A15

A13

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

32 -PIN密封封装

A14

A13

A12

A11

A10

订购信息

DS1646

*DS1646P

32引脚DIP模块

34针PowerCap模块

板

功率上限

（必填，必须订购

另发）

A15

A16

PFO

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

GND V

BAT

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

*DS9034PCX

1 11

022101

DS1646/DS1646P

引脚说明

A0-A16

GND

- 地址输入

- 芯片使能

- 输出使能

- 写使能

- +5V

- 地面

DQ0-DQ7

PFO

X1, X2

BAT

- 数据输入/输出

- 无连接

- 电源失效输出

（仅适用于DS1646P ）

- 水晶连接

- 电池连接

描述

该DS1646是128K ×8非易失性静态RAM，带有一个全功能的实时时钟，这两者都是

在访问一个字节宽格式。非易失性RAM中的计时功能上等同于任何

JEDEC标准的128k ×8 SRAM 。该装置也可以很容易被取代为ROM，EPROM和

EEPROM中，提供读/写非易失性和增加的实时时钟功能。现实

实时时钟信息驻留在最高的8个内存位置。 RTC寄存器包含一年，

月，日，星期，时，分，秒的数据在24小时BCD格式。更正的一天

月份和闰年自动进行。 RTC时钟寄存器是双缓冲来避免访问

的不正确的数据时可能出现的时钟的更新周期。双缓冲系统也可以防止

时间损失倒数计时有增无减通过访问时间寄存器的数据。在DS1646

也包含它自己的电源故障电路，取消选择设备时的V

电源是一个彻头彻尾的OF-

宽容的条件。此功能可以防止不可预测的系统运行数据拿来就用的损失

低V

为避免错误的访问和更新周期。

套餐

该DS1646有两种封装： 32引脚DIP和34引脚PowerCap模块。 32引脚DIP

风格模块集成了晶体，锂能源和硅都在同一个包中。 34针

PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）

包含晶体和电池。这种设计允许的PowerCap可以安装在顶部

在完成表面后DS1646P安装过程。表面后安装的PowerCap

安装过程中防止损坏晶体和电池由于所需焊料的高温

回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap

是单独订购和运输分开的容器。为的PowerCap的部件号为

DS9034PCX.

小时运营 - 读取时钟

而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会

到DS1646时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中

过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。

当1被写入到读出的比特，在控制寄存器中的第七最显著位的更新被中止。

只要1保持在该位置时，更新被中止。发出停止后，寄存器反映

算，也就是一天，日期和时间出席发出halt命令的那一刻。不过，

双缓冲系统的内部时钟寄存器不断更新，这样时钟精度不

受的数据的访问。所有的DS1646寄存器的时钟后同步更新

状态复位。更新是在一秒钟内后读取位写入0 。

2 11

DS1646/DS1646P

框图DS1646

图1

真值表DS1646

表1

10%

<4.5V >V

BAT

＆ LT ; V

BAT

模式

DESELECT

写

读

DESELECT

高-Z

DATA IN

数据输出

高-Z

动力

待机

活跃

CMOS待机

数据保留

模式

设置时钟

控制寄存器的MSB位， B7 ，就是写位。设置写入位为1 ，喜欢读停机位

更新到DS1646寄存器。然后，用户可以在正确的星期，日期和时间数据加载它们

24小时BCD格式。复位写入位到0 ，然后这些值传送到实际时钟计数器

并允许恢复正常操作。

停止和启动时钟振荡器

时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭

以最小化从电池的漏电流。该

OSC

比特是MSB为第二的寄存器。它的设置

到1振荡器停振。

频率测试位

比特当天字节6为频率测试位。当频率测试位被置为逻辑1，并且

振荡器运行时，第二次的寄存器的最低位将切换为512赫兹。当秒

寄存器被读出时， DQ0线将在512赫兹的频率，只要切换为存取条件

仍然有效（即

低，

低，地址秒钟注册仍然有效，稳定的）。

3 11

DS1646/DS1646P

时钟精度（ DIP MODULE ）

该DS1646是保证计时精确度内

±1

每月分钟，在25℃ 。实时时钟是

在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要

额外的校准。出于这个原因，场时钟校准方法不可用并且不

有必要的。时钟精度也受电气环境和时应该小心，以

将RTC中的PCB布局的最低水平EMI部分。有关更多信息，请参阅

应用笔记58 。

时钟精度（ POWERCAP MODULE ）

在DS1646和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，

模块通常保持时间的精确度内

±1.53

每月（为35ppm ）分钟，在25℃ 。时钟

精度也受电气环境和时应该小心放置的RTC中

的PCB布局的最低水平EMI部分。有关更多信息，请参见应用笔记

58.

1646寄存器映射 - BANK1

表2

地址

1FFFF

1FFFE

1FFFD

1FFFC

1FFFB

1FFFA

1FFF9

OSC

1FFF8

OSC

=停止位

= WRITE位

数据

R =读位

X =未使用

功能

YEAR

00-99

MONTH

01-12

日期

01-31

天

01-07

小时

00-23

分钟

00-59

秒

00-59

控制

FT =频率测试

注意：

所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。

检索数据从RAM或时钟

的DS1646是在读模式下，每当

（写使能）为高;

（芯片使能）是低的。该

器架构允许的纹波通过访问任何在该NVSRAM的地址位置。有效

数据将在T内的DQ引脚

之后的最后一个地址输入是稳定的，从而提供了

和

访问时间和状态感到满意。如果

访问时间得不到满足，有效数据将

可用的芯片使能访问后者（叔

CEA

），或者，在输出使能访问时间（t

OEA

）。的状态

数据输入/输出引脚（DQ）是由控制

和

。如果输出为t之前激活

中，数据

线被驱动到一个中间状态，直到吨

。如果地址输入，而改变

和

仍然有效，输出数据有效期为输出数据保持时间（t

），但将会进入不确定

直到下一个地址的访问。

4 11

DS1646/DS1646P

将数据写入RAM或时钟

在DS1646处于写模式时

和

处于其活性状态。写的是开始

引用后者发生高到低的过渡

和

。该地址必须保持有效

整个周期。

必须返回非活动最少的t

之前的起始

另一种读或写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在典型应用中，该

信号将是在写周期期间高。不过，

可以

主动提供的小心与数据总线，以避免总线冲突。如果

低前

过渡低数据总线可以成为活性与由地址输入定义的读数据。低

在过渡

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

当V

是在额定范围（V

> 4.5伏）与上面所描述的DS1646可接

读取或写入周期。然而，当V

下面是电源故障点V

（点处写

保护时）内部时钟寄存器和RAM是从访问被封锁。这是通过

在内部通过经由所述禁止访问

信号。此时电源故障输出信号（

PFO

）将

驱动低电平有效，并保持有效，直到V

返回到正常的水平。当V

低于

内部电池供电的电平，输入功率是从V切换

引脚连接到内部电池和

时钟活动，RAM和时钟数据从电池直至V保持

返回到标称

的水平。

5 11

DS1647/DS1647P

非易失时钟RAM

www.maxim-ic.com

特点

集成了NV SRAM ，实时时钟，

水晶，电源失效控制电路及锂

能源

时钟寄存器相同的访问到

静态RAM 。这些寄存器居民

八大顶级RAM单元

拥有超过10年的完全不挥发

在没有电源的操作

BCD编码的年，月，日，星期，小时，

分钟，并与闰年秒

补偿有效期至2100年

电源失效写保护允许± 10 ％

电源容限

DS1647只（ DIP模块）

标准的JEDEC字节宽度的128K ×8

RAM引出线

DS1647P唯一（的PowerCap

模块板）

表面贴装可直接

包含连接的PowerCap

电池和水晶

可更换电池（安装PowerCap ）

电源失效输出

引脚对引脚兼容其他

DS164XP计时的密度

内存

引脚分配

A18

A16

A14

A12

DQ0

DQ1

DQ2

GND

A15

A17

A13

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

32 -PIN密封封装

A18

A17

A14

A13

A12

A11

A10

订购信息

DS1647

*DS1647P

*DS9034PCX

32引脚DIP模块

34针PowerCap模块

板

的PowerCap （必填，必须

单独订购）

A15

A16

PFO

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

GND V

BAT

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

1 11

072401

DS1647/DS1647P

引脚说明

A0-A18

GND

- 地址输入

- 芯片使能

- 输出使能

- 写使能

- +5V

- 地面

DQ0-DQ7

PFO

X1, X2

BAT

- 数据输入/输出

- 无连接

- 电源失效输出

（仅适用于DS1647P ）

- 水晶连接

- 电池连接

描述

该DS1647是512K ×8非易失性静态RAM采用了全功能的实时时钟，这两者都是

在访问一个字节宽格式。非易失性RAM中的计时功能上等同于任何

JEDEC标准的512k ×8 SRAM 。该装置也可以很容易被取代为ROM，EPROM和

EEPROM中，提供读/写非易失性和增加的实时时钟功能。在实

实时时钟信息驻留在最高的8个内存位置。 RTC寄存器包含一年，

月，日，星期，时，分，秒的数据在24小时BCD格式。更正的一天

月份和闰年自动进行。 RTC时钟寄存器是双缓冲来避免访问

的不正确的数据时可能出现的时钟的更新周期。双缓冲系统也可以防止

时间损失倒数计时有增无减通过访问时间寄存器的数据。在DS1647

也包含它自己的电源故障电路，取消选择设备时的V

电源是一个彻头彻尾的OF-

宽容的条件。此功能可以防止不可预测的系统运行数据拿来就用的损失

低V

为避免错误的访问和更新周期。

套餐

该DS1647有两种封装： 32引脚DIP和34引脚PowerCap模块。 32引脚DIP

风格模块集成了晶体，锂能源和硅都在同一个包中。 34针

PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）

包含晶体和电池。这种设计允许的PowerCap可以安装在顶部

在完成表面后DS1647P安装过程。表面后安装的PowerCap

安装过程中防止损坏晶体和电池由于所需焊料的高温

回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap

是单独订购和运输分开的容器。为的PowerCap的部件号为

DS9034PCX.

小时运营 - 读取时钟

而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会

到DS1647时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中

过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。

当1被写入到读出的比特，在控制寄存器中的第七最显著位的更新被中止。

只要1保持在该位置时，更新被中止。发出停止后，寄存器反映

算，也就是一天，日期和时间出席发出halt命令的那一刻。不过，

双缓冲系统的内部时钟寄存器不断更新，这样时钟精度不

受的数据的访问。所有的DS1647寄存器的时钟后同步更新

状态复位。更新是在一秒钟内后读取位写入0 。

2 11

DS1647/DS1647P

框图DS1647

图1

真值表DS1647

表1

10%

<4.5V >V

BAT

＆ LT ; V

BAT

模式

DESELECT

写

读

DESELECT

高-Z

DATA IN

数据输出

高-Z

动力

待机

活跃

CMOS待机

数据保留

模式

设置时钟

控制寄存器的MSB位， B7 ，就是写位。设置写入位为1 ，喜欢读停机位

更新到DS1647寄存器。然后，用户可以在正确的星期，日期和时间数据加载它们

24小时BCD格式。复位写入位到0 ，然后这些值传送到实际时钟计数器

并允许恢复正常操作。

停止和启动时钟振荡器

时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭

以最小化从电池的漏电流。该

OSC

比特是MSB为第二的寄存器。它的设置

到1振荡器停振。

频率测试位

比特当天字节6为频率测试位。当频率测试位被置为逻辑1，并且

振荡器运行时，第二次的寄存器的最低位将切换为512赫兹。当秒注册为

被读出后， DQ0线将在512 Hz的频率进行切换，只要获取条件仍然有效

（即

低，

低，地址秒钟注册仍然有效，稳定的）。

3 11

DS1647/DS1647P

时钟精度（ DIP MODULE ）

该DS1647是保证计时精确度内

±1

每月分钟，在25℃ 。实时时钟是

在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要

额外的校准。出于这个原因，场时钟校准方法不可用并且不

有必要的。时钟精度也受电气环境和时应该小心，以

将RTC中的PCB布局的最低水平EMI部分。有关更多信息，请参阅

应用笔记58 。

时钟精度（ POWERCAP MODULE ）

在DS1647和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，

模块通常保持时间的精确度内

±1.53

每月（为35ppm ）分钟，在25℃ 。时钟

精度也受电气环境和时应该小心放置的RTC中

的PCB布局的最低水平EMI部分。有关更多信息，请参阅应用

注意58 。

1646寄存器映射 - BANK1

表2

地址

7FFFF

7FFFE

7FFFD

7FFFC

7FFFB

7FFFA

7FFF9

7FFF8

OSC

=停止位

= WRITE位

数据

R =读位

X =未使用

功能

YEAR

00-99

MONTH

01-12

日期

01-31

天

01-07

小时

00-23

分钟

00-59

秒

00-59

控制

FT =频率测试

注意：

所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。

4 11

DS1647/DS1647P

检索数据从RAM或时钟

的DS1647是在读模式下，每当

（写使能）为高;

（芯片使能）是低的。该

器架构允许的纹波通过访问任何的在NV SRAM中的地址位置。有效

数据将在T内的DQ引脚

之后的最后一个地址输入是稳定的，从而提供了

和

访问时间和状态感到满意。如果

访问时间得不到满足，有效数据将

可用的芯片使能访问后者（叔

CEA

），或者，在输出使能访问时间（t

OEA

）。的状态

数据输入/输出引脚（DQ）是由控制

和

。如果输出为t之前激活

中，数据

线被驱动到一个中间状态，直到吨

。如果地址输入，而改变

和

仍然有效，输出数据有效期为输出数据保持时间（t

），但将会进入不确定

直到下一个地址的访问。

将数据写入RAM或时钟

在DS1647处于写模式时

和

处于其活性状态。写的是开始

引用后者发生高到低的过渡

和

。该地址必须保持有效

整个周期。

必须返回非活动最少的t

之前的起始

另一种读或写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在典型应用中，该

信号将是在写周期期间高。不过，

可以

主动提供的小心与数据总线，以避免总线冲突。如果

低前

过渡低数据总线可以成为活性与由地址输入定义的读数据。低

在过渡

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

当V

是在额定范围（V

> 4.5伏）与上面所描述的DS1647可接

读取或写入周期。然而，当V

下面是电源故障点V

（点处写

保护时）内部时钟寄存器和RAM是从访问被封锁。这是通过

在内部通过经由所述禁止访问

信号。此时电源故障输出信号（

PFO

）将

驱动低电平有效，并保持有效，直到V

返回到正常的水平。当V

低于

内部电池供电的电平，输入功率是从V切换

引脚连接到内部电池和

时钟活动，RAM和时钟数据从电池直至V保持

返回到标称

的水平。

5 11

DS1553

64kB的，非易失，同比2000兼容

时钟RAM

www.maxim-ic.com

概述

该DS1553是一款全功能的， 2000年的标准

（ Y2KC ）实时时钟/日历（ RTC），具有RTC

报警器，看门狗定时器，上电复位，电池

监测和8K ×8非易失性静态RAM 。用户

在DS1553中访问所有的寄存器是

通过一单字节宽接口，如图

图1. RTC寄存器包含世纪，年，

月，日，星期，时，分，秒的数据

24小时BCD格式。修正了一个月的一天

闰年是自动进行的。

特点

集成的NV SRAM ， RTC ，水晶，电源失效

控制电路和锂电池

时钟寄存器相同的访问到

静态RAM ;这些寄存器是居住在16

热门RAM单元

拥有超过10年的完全不挥发

在没有电源的操作

精确的上电复位

可编程看门狗定时器和RTC报警

BCD编码的年，月，日，星期，时，

分钟，并具有自动闰年秒

补偿有效期至2100年

电池电压指示标志

电源失效写保护允许

±10%

电源容差

锂能源电

断开，维持保鲜状态，直到电源

施加首次

订购信息

部分

DS1553-100

DS1553-70

DS1553P-100

DS1553P-70

DS1553W-120

DS1553W-150

DS1553WP-120

DS1553WP-150

DS9034PCX*

PIN- PACKAGE

28 EDIP

34的PowerCap

28 EDIP

34的PowerCap

—

(V)

5.0

3.3

—

顶标

DS1553-100

DS1553-070

DS1553P-100

DS1553P-70

DS1553W-120

DS1553W-150

DS1553WP-120

DS1553WP-150

DS9034PCX

的PowerCap需要，必须单独订购。

销刀豆网络gurations

顶视图

RST

A12

DQ0

DQ1

DQ2

GND

DS1553

IRQ / FT

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

IRQ / FT

北卡罗来纳州

RST

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

北卡罗来纳州

A12

A11

A10

DS1553

28引脚密封封装

（ 700密耳扩展）

GND

BAT

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

的PowerCap是达拉斯半导体公司的注册商标。

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本

可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：

www.maxim-ic.com/errata 。

1 19

REV ： 022304

DS1553 64kB的，非易失，年度-2000兼容时钟RAM

引脚说明

A0–A12

DQ0–DQ7

IRQ

/ FT

RST

- 地址输入

- 数据输入/输出

- 中断，频率测试输出

（漏极开路）

- 上电复位输出（开漏）

- 芯片使能

- 输出使能

- 写使能

- 电源输入

- 地面

- 无连接

GND

北卡罗来纳州

详细说明

在DS1553 RTC寄存器是双缓冲到内部和外部集。用户具有直接

访问外部集。时钟/日历更新到外部组寄存器可以被禁用和

能够允许用户访问静态数据。假设内部振荡器被打开时，内部

组寄存器被连续地更新。出现这种情况，无论外部寄存器的设置来保障

该精确的RTC信息总是保持。

在DS1553已经中断（

IRQ

/ FT ）和复位（

RST

），其可被用于控制CPU的活动输出。

该

IRQ

/ FT中断输出可以用来产生一个外部中断当RTC寄存器值

匹配用户设定的报警值。中断始终可用，而该设备是从供电

系统电源，并且它可以被编程时，在电池供电的状态下，作为一个发生

系统唤醒。无论是

IRQ

/ FT或

RST

输出也可以被用来作为CPU的看门狗定时器。中央处理器

活动监视和一个中断，或者如果没有检测到正确的活动复位输出被激活

在编程的限制。在DS1553上电复位可用来检测系统掉电或

故障，可容纳在一个安全的复位状态，直到CPU正常电源恢复和稳定。该

RST

输出用于此功能。

该DS1553还包含自己的电源故障电路，自动取消选择该设备时，

供应进入超差的情况。该功能提供的数据安全性的高度

不可预测的系统在运行过程中通过低V带来的

的水平。

套餐

在DS1553采用28引脚DIP和34引脚PowerCap模块可用。 28引脚DIP模块

集成了晶体，锂能量源，并在一个封装中的硅。 34引脚PowerCap模块

板被设计为连接到一个单独的PowerCap （ DS9034PCX ）接触，其中包含

晶振和电池。这种设计允许PowerCap配合被安装在DS1553P的顶端后

表面贴装过程完成。表面贴装工艺后安装的PowerCap

防止损坏晶体和电池由于需要回流焊接的高温。该

的PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap排序

分别与装运在分开的容器。为的PowerCap的部件号为DS9034PCX 。

2 19

DS1553 64kB的，非易失，年度-2000兼容时钟RAM

图1.框图

表1.操作模式

＆ GT ; V

＆ LT ; V

BAT

DQ0–DQ7

高-Z

OUT

高-Z

模式

DESELECT

写

读

DESELECT

数据保留

动力

待机

活跃

CMOS待机

电池电流

数据读时

在DS1553处于读模式时

（芯片使能）为低和

（写使能）为高。该

设备结构允许的纹波通过访问任何有效地址的位置。有效的数据可在

的数据输入/输出（ DQ）内吨销

之后的最后一个地址输入是稳定的，其前提是

和

存取时间是满意的。如果

访问时间得不到满足，有效的数据是可用的，在后者

芯片使能访问（T

CEA

），或者在输出使能访问时间（t

OEA

）。的DQ引脚的状态由控制

和

。如果输出为t之前激活

中，数据线被驱动到一个中间状态，直到

。如果地址输入，而改变

和

仍然有效，输出数据仍然有效

输出数据保持时间（t

），但将会进入不确定的，直到下一个地址的访问。

数据写入模式

在DS1553中写入模式时

和

处于其活性状态。写的是开始

参考后者发生过渡

。该地址必须在整个持有有效

该循环。

和

必须返回非活动最少的t

之前的随后启动

读或写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在典型应用中，该

信号是在写周期期间高。不过，

可以是有源

只要小心与数据总线，以避免总线冲突。如果

低前

3 19

DS1553 64kB的，非易失，年度-2000兼容时钟RAM

转变为低电平时，数据总线能够成为活性与由地址输入所定义的读数据。低

在过渡

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

5V器件是完全可访问的，并且可以写入数据并仅当V读

大于V

然而，当V

下面是电源失效点（V

） -The点处写保护时，该

内部时钟寄存器和SRAM从任何接入受阻。当V

下降到低于电池开关

点V

（电池电源电平）时，器件的功率是从V切换

引脚和内部备用锂电池

电池。 RTC的操作与SRAM的数据被从电池直至V保持

返回到标称

的水平。

3.3V的器件是完全可访问和可写入数据，仅当V读

大于V

当V

低于V

，对设备的访问被禁止。如果V

小于V

时，器件的功率是

从V切换

在内部备用锂电池，当V

低于V

。如果V

较大

比V

，设备电源从V切换

在内部备用锂电池，当V

滴剂

低于V

。 RTC的操作与SRAM的数据被从电池直至V保持

返回到

标称水平。

所有的控制，数据和地址信号必须关机当V

断电。

电池长寿

在DS1553具有被设计为用于时钟活动提供能量的锂动力源和

时钟和RAM中的数据保持在V

供给不存在。这种内部权力的能力

供应足够的DS1553连续供电的设备的使用寿命，其中它是

安装。规范的目的，预期寿命为10年，在+ 25C与内部时钟

振荡器在没有Ⅴ的运行

。每个DS1553是达拉斯半导体公司随其

锂电池的能量源断开，以保证精力充沛的能力。当V

首先施加在一

等级大于Vout

中，锂电池启用备用电池的操作。

内部电池监控器

在DS1553持续监视电池内部的电池电压。在电池电量不足标志（ BLF ）

该标志位寄存器（ 1FF0h的B4 ）不可写，应该始终为0时读取。如果图1是以往

目前，疲惫不堪的锂电池便表示，和RTC和RAM两者的内容

值得怀疑。

上电复位

温度补偿比较器电路监视V

的水平。当V

下降到电源失效

跳变点，则

RST

信号（漏极开路）被拉低。当V

返回到正常水平时，

RST

信号

不断被拉低的40毫秒到200毫秒。上电复位功能是独立的实时时钟的

振荡器，因此操作的振荡器是否被使能。

4 19

DS1553 64kB的，非易失，年度-2000兼容时钟RAM

小时运营

表2和下面的段落描述的RTC ，报警器和看门狗功能的操作。

表2.寄存器映射

地址

1FFFh

1FFEh

1FFDh

1FFCh

1FFBh

1FFAh

1FF9h

1FF8h

1FF7h

1FF6h

1FF5h

1FF4h

1FF3h

1FF2h

1FF1h

1FF0h

OSC

WDS

AM4

AM3

AM2

AM1

BMB4

10小时

10分钟

10秒

10世纪

BMB3

ABE

10日

10小时

10分钟

10秒

BLF

BMB2

BMB1

数据

10年

10 M

10日

小时

分钟

秒

世纪

BMB0

日期

小时

分钟

秒

RB1

RB0

YEAR

MONTH

日期

天

功能/量程

YEAR

MONTH

日期

天

小时

分钟

秒

控制

看门狗

中断

报警日期

报警时间

闹钟分钟

报警秒

未使用

FL AGS

01-31

00-23

00-59

00-99

01-12

01-31

01-07

00-23

00-59

00-39

X =未使用，读/写，在写和读控制位

FT =频率测试位

OSC =

振荡器启动/停止位

W =写位

R =读位

WDS =看门狗督导位

BMB0 - BMB4 =看门狗乘数位

RB0 ， RB1 =看门狗分辨率位

AE =报警标志启用

Y =未使用，读/写不写和读控制位

ABE =报警在电池备份模式下启用

AM1 - AM4 =报警屏蔽位

WF =看门狗标志

AF =报警标志

0 = 0只读

BLF =电池低标志

时钟振荡器控制

时钟振荡器，可以随时停止。以增加备用锂电池的保质期

源，该振荡器可以被关闭，以减少来自电池的电流消耗。该

OSC

位是

在几秒钟的MSB寄存器（ 1FF9h的B7 ）。将其设置为1振荡器停振;它设置为0的开始

振荡器。在DS1553从达拉斯半导体随时钟振荡器截止，同

该

OSC

位设置为1 。

读时钟

当读取实时时钟数据，建议停止更新到外部设定双缓冲的RTC

寄存器。这使外部寄存器到静止状态，允许在不寄存器被读出的数据

值在读取过程中发生变化。正常更新的内部寄存器继续，而在此

状态。当1被写入读取位外部更新暂停，控制寄存器（ 1FF8h ）的B6 。

只要1保持在控制寄存器读出位，更新停止。发出停止后，

寄存器反映RTC计数（星期，日期和时间），这是目前在此刻halt命令

5 19

DS1743/DS1743P

Y2KC非易失时钟RAM

www.dalsemi.com

特点

集成的NV SRAM ，实时时钟，晶振，加电

故障控制电路和锂电池

时钟寄存器进行访问，等同于静态

内存。这些寄存器是居住在八顶部

RAM的位置。

世纪字节寄存器

在超过10年的运作完全非易失性

没有权力

BCD编码的世纪，年，月，日，星期，时，

分钟，并具有自动闰年秒

补偿有效期至2100年

电池电压指示标志

电源失效写保护允许

±10%

电源容限

锂电池与电路断开，

维持保鲜状态加电首次

只有DIP模块

–

标准的JEDEC单字节宽， 8K ×8静态RAM

引脚

POWERCAP

模块板仅

–

表面贴装封装，可直接连接

到的PowerCap含电池和晶体

–

可更换电池（安装PowerCap ）

–

上电复位输出

–

引脚对引脚与其他兼容的密度

DS174XP时钟RAM

引脚分配

A12

DQ0

DQ1

DQ2

GND

CE2

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

28引脚密封封装

（ 700密耳扩展）

RST

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

A12

A11

A10

GND V

BAT

订购信息

DS1743P -XXX （5V）

-70

-100

空白

70 ns访问

100 ns访问

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

引脚说明

A0-A12

28引脚DIP模块

34针PowerCap模块

板*

(3.3V)

-120

120 ns访问

-150

150 ns访问

CE2

*DS1743WP-XXX

28引脚DIP模块

34针PowerCap模块

板*

* DS9034PCX （安装PowerCap ）要求：

空白

GND

DQ0-DQ7

RST

（必须单独订购）

X1, X2

BAT

1 17

- 地址输入

- 芯片使能

- 芯片使能2 （ DIP

模块只）

- 输出使能

- 写使能

- 电源输入

- 地面

- 数据输入/输出

- 无连接

- 上电复位输出

（ PowerCap模板）

- 水晶连接

- 电池连接

022301

DS1743/DS1743P

描述

该DS1743是一个全功能的， 2000年兼容（ Y2KC ），实时时钟/日历（ RTC）和8K ×8

非易失性静态RAM。在DS1743中的用户访问所有的寄存器来完成一个单字节宽，

接口，如图1中的实时时钟（RTC）的信息和控制位驻留在

8至上RAM单元。 RTC寄存器包含世纪，年，月，日，星期，时，

在24小时BCD格式的分，秒的数据。更正月份和闰年的天都

自动进行的。 RTC时钟寄存器是双缓冲，以避免不正确的数据的访问

可发生在时钟的更新周期。双缓冲系统还可以防止浪费时间的

倒数计时无法减少了访问时间寄存器的数据。该DS1743还包含其

电源失效电路，取消选择设备时的V

电源是一个彻头彻尾的宽容

条件。此功能可以防止不可预测的系统运行数据低V带来的损失

为避免错误的访问和更新周期。

套餐

该DS1743有两种封装（ 28引脚DIP和34引脚PowerCap模块）提供。 28引脚DIP

风格模块集成了晶体，锂能源和硅都在同一个包中。 34针

PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）

包含晶体和电池。这种设计允许的PowerCap可以安装在顶部

在完成表面后DS1743P安装过程。表面后安装的PowerCap

安装过程中防止损坏晶体和电池由于所需焊料的高温

回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap

是单独订购和运输分开的容器。为的PowerCap的部件号为

DS9034PCX.

时钟操作 - 读取软时钟

尽管双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会

到DS1743时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中

过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。

本世纪寄存器的当1被写入到读出的位的更新被中止，比特6 ，见表2。只要

作为1保持在该位置时，更新被中止。发出停止后，寄存器反映的伯爵，

是日，日期和时间，这是目前在发出halt命令的那一刻。但是，内部

双缓冲系统的时钟寄存器不断更新，使得时钟准确度不受影响

通过数据的访问。所有的DS1743寄存器在内部时钟后同步更新

注册更新过程已经重新启用。更新是在一秒钟内后读取位被写入

读位必须是零为至少500

为确保外部寄存器将被更新。

2 17

DS1743/DS1743P

DS1743框图

图1

DS1743真值表

表1

＆ GT ; V

＆ LT ; V

CE2

模式

DESELECT

写

读

DESELECT

高-Z

DATA IN

数据输出

高-Z

动力

待机

活跃

CMOS待机

数据保留

模式

设置时钟

如表2中所示，位世纪寄存器7是写位。设定的写入位为1时，象读

位，停止更新为DS1743的寄存器。然后，用户可以使用正确的星期，日期和时间将它们加载

在24小时BCD格式的数据。复位写入位到0 ，然后这些值传送到实际的时钟

计数器，并允许恢复正常操作。

停止和启动时钟振荡器

时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭

以最小化从电池的漏电流。该

OSC

位是MSB （第7位）的秒寄存器，见

表2.将其设置为1振荡器停振。

频率测试位

如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为

逻辑1和振荡器运行，对LSB秒寄存器将切换为512赫兹。当

秒寄存器被读出时， DQ0线将在512赫兹的频率，只要切换为条件

访问保持有效（即

低，

高和地址秒钟注册仍然有效，

稳定）。

3 17

DS1743/DS1743P

该DS1743是保证计时精确度内

±1

每月分钟，在25℃ 。实时时钟是

在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要

另外由于这个原因，无法使用，而不是必要的场时钟校准方法。时钟

精度也受电气环境和时应该小心放置的RTC中

的PCB布局最低的一级EMI部分。有关更多信息，请参见应用笔记58 。

时钟精度（ DIP MODULE ）

时钟精度（ POWERCAP MODULE ）

在DS1743和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，

模块通常保持时间的精确度内

±1.53

每月（为35ppm ）分钟，在25℃ 。时钟

精度也受电气环境和时应该小心放置的RTC中

的PCB布局最低的一级EMI部分。有关更多信息，请参见应用笔记58 。

DS1743寄存器映射

表2

地址

数据

功能/量程

1FFF

1FFE

1FFD

1FFC

1FFB

1FFA

1FF9

1FF8

OSC

10年

10分钟

10秒

10世纪

10莫

10日

10小时

YEAR

MONTH

日期

天

小时

分钟

秒

世纪

YEAR

MONTH

日期

天

小时

分钟

秒

控制

00-99

01-12

01-31

01-07

00-23

00-59

00-39

=停止位

W =写位

R =读位

X =参见下面的注释

FT =频率测试

BF =电池标志

注意：

所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。

检索数据从RAM或时钟

的DS1743是在读模式下，每当

（输出使能）为低电平时，

（写使能）为高，并

（芯片使能）是低的。该装置结构允许的纹波通过访问任何的地址位置

在NV SRAM 。有效的数据将在T内的DQ引脚

之后的最后一个地址输入是

稳定，从而提供了

和

访问时间和状态感到满意。如果

或

访问时间和

状态不满足，有效数据将可在芯片使能访问的后者（叔

CEA

），或者在输出使能

访问时间（吨

CEA

）。的数据输入/输出管脚的状态（DQ）是由控制

和

。如果

输出吨前被激活

中，数据线被驱动到一个中间状态，直到吨

。如果该地址

输入而改变

和

仍然有效，输出数据有效期为输出数据保持时间

），但将会进入不确定的，直到下一个地址的访问。

4 17

DS1743/DS1743P

将数据写入RAM或时钟

在DS1743处于写模式时

和

处于其活性状态。写的是开始

参考后者发生过渡

，ON

。该地址必须在整个持有有效

该循环。

必须返回非活动最少的t

之前，另一次读的起始或

写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在一个

典型应用中，

信号将是在写周期期间高。不过，

设置可以是有源

那小心与数据总线，以避免总线冲突。如果

低前

转换低

数据总线可以成为活性与由地址输入定义的读出的数据。在低过渡

将

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

5伏器件是完全可访问和可写入数据，或仅当V读

大于V

pF的。

然而，当V

低于电源故障点，V

（点处写保护时）内

时钟寄存器和SRAM从任何接入受阻。这时（仅安装PowerCap ）电源失效复位

输出信号（

RST ）被驱动为有效，并保持有效，直到V

返回到正常的水平。当V

下降到低于电池开关点V

（电池电源电平）时，器件的功率是从V切换

销到

备用电池。 RTC的操作与SRAM的数据被从电池直至V保持

返回到

标称水平。在3.3伏的器件是完全可访问和可写入数据或仅当V读

大于V

pF的。

当V

低于电源故障点，V

对设备的访问被禁止。在这

一次电源故障复位输出信号（ RST ）被驱动为有效，并保持有效，直到V

返回到

标称水平。如果V

小于VSO

设备电源从V切换

到备用电源（Ⅴ

BAT

)

当V

低于V

pF的。

如果V

大于VSO ，设备电源从V切换

到备份

电源（V

BAT ）

当V

低于VSO 。 RTC的操作与SRAM的数据被从电池保持

直到V

返回到额定电平。在RST （安装PowerCap只）信号是漏极开路输出，

需要上拉了起来。除了对RST ，所有控制，数据和地址信号必须在关闭时

断电。

电池长寿

在DS1743具有被设计为用于时钟活性和时钟，并提供能量的锂电源

RAM中的数据保持在V

供给不存在。该内部电源的能力

足够的DS1743连续供电为在它安装在设备的使用寿命。为

规范的目的，预期寿命为10年，25

下与内部时钟振荡器运行

没有V的

力。每个DS1743是从达拉斯半导体附带的锂能源

源断开，保证精力充沛的能力。当V

首先应用的水平大于

中，锂电池启用备用电池的操作。实际寿命

因为没有锂电池的能量被消耗DS1743将超过10年更长的时间当V

目前。

电池监视器

在DS1743持续监视电池内部的电池电压。电池标志位（第7位）的

当天寄存器用于指示所述电池的电压电平范围。该位是不可写也应该

读取时始终为1 。如果0是永远存在的，疲惫不堪的锂电池便表示两者

RTC和RAM中的内容是值得怀疑的。

5 17

初步

DS1557

4MEG NV Y2KC时钟RAM

www.dalsemi.com

特点

集成的NV SRAM ，实时时钟，晶振，

电源失效控制电路和锂电池

来源

时钟寄存器相同的访问到

静态RAM ;这些寄存器是常驻在

16顶RAM单元

世纪字节寄存器;即， Y2K投诉

拥有超过10年的完全不挥发

在没有电源的操作

精确的上电复位

可编程看门狗定时器和RTC报警

BCD编码的年，月，日，星期，小时，

分钟，并具有自动闰年秒

补偿有效期至2100年

电池电压指示标志

电源失效写保护允许

±10%

电源容限

锂能源电

断开，维持保鲜状态，直到电源

施加首次

引脚分配

IRQ / FT

A15

A16

RST

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

A18

A17

A14

A13

A12

A11

A10

GND V

BAT

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

引脚说明

A0-A14

DQ0-DQ7

IRQ

\\ FT

RST

订购信息

(5-Volt)

-70

70 ns访问

-100 100 ns访问

* DS1557WP -XXX （ 3.3伏）

-120 120 ns访问

-150 150 ns访问

* DS9034PCX （安装PowerCap ）要求：

必须单独订购

DS1557P-XXX

GND

X1, X2

BAT

- 地址输入

- 数据输入/输出

- 中断，频率测试

输出（漏极开路）

- 上电复位输出

（漏极开路）

- 芯片使能

- 输出使能

- 写使能

- 电源输入

- 地面

- 无连接

- 水晶连接

- 电池连接

描述

该DS1557是一个全功能的， 2000年兼容（ Y2KC ），实时时钟/日历（ RTC ），具有RTC

报警器，看门狗定时器，上电复位，电池监控和512K ×8非易失性静态RAM 。用户

访问DS1557内的所有寄存器是通过一单字节宽接口，如图1 。

RTC寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时数据

BCD格式。更正月份和闰年的天是自动进行的。

10F中19

012700

DS1557

RTC寄存器是双缓冲到内部和外部设置。用户可以直接访问

外部设定。时钟/日历更新到外部组寄存器可以被禁用和启用以允许

用户访问静态数据。假设内部振荡器被打开时，内部寄存器的设置是

不断更新;发生这种情况时，无论外部寄存器的设置，以保证精确的RTC

信息总是保持。

在DS1557已经中断（

IRQ

/ FT ）和复位（

RST

）输出，其可以用于控制CPU的活动。

该

IRQ

/ FT中断输出可以用来产生一个外部中断当RTC寄存器值

匹配用户设定的报警值。中断始终可用，而该设备是从供电

系统供电并且可以编程，当在电池备份的状态，作为一个系统发生

唤醒。无论是

IRQ

/ FT或

RST

输出也可以被用来作为CPU的看门狗定时器， CPU活动

如果未在检测到正确的活动监视和一个中断或复位输出将被激活

编程限制。在DS1557上电复位可用来检测系统掉电或失败

并保持在一个安全的复位状态，直到CPU正常电源恢复和稳定;该

RST

输出用于

对于此功能。

该DS1557还包含自己的电源故障电路，自动取消该设备时，

供应进入一个超差情况。该功能提供的数据安全性的高度

不可预测的系统在运行过程中通过低V带来的

的水平。

DS1557框图如图1

2 19

DS1557

DS1557工作模式

表1

＆ GT ; V

＆ LT ; V

DQ0-DQ7

高-Z

OUT

高-Z

模式

DESELECT

写

读

DESELECT

数据

保留

动力

待机

活跃

CMOS待机

电池

当前

数据读时

的DS1557是在读模式下，每当

（芯片使能）为低和

（写使能）为高。该

设备结构允许的纹波通过访问任何有效地址的位置。有效的数据将是可用的

在T内的DQ引脚

之后的最后一个地址输入是稳定的，从而提供了

和

访问时间

满意。如果

访问时间得不到满足，有效数据将可在芯片的后者使

访问（T

CEA

），或者，在输出使能访问时间（t

OEA

）。的数据输入/输出管脚的状态（DQ）是

通过控制

和

。如果输出为t之前激活

中，数据线被驱动到一个

中间状态，直到吨

。如果地址输入，而改变

和

仍然有效，输出数据

有效期为输出数据保持时间（t

），但将会进入不确定的，直到下一个地址

访问。

数据写入模式

在DS1557处于写模式时

和

处于其活性状态。写的是开始

参考后者发生过渡

。该地址必须在整个持有有效

该循环。

和

必须返回非活动最少的t

之前的随后启动

读或写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在典型应用中，该

信号将是在写周期期间高。不过，

可以

主动提供的小心与数据总线，以避免总线冲突。如果

低前

转变为低电平时，数据总线能够成为活性与由地址输入所定义的读数据。低

在过渡

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

5伏器件是完全可访问和可写入数据，并仅当V读

大于V

然而，当V

下面是电源故障点V

（点处写保护时）的

内部时钟寄存器和SRAM从任何接入受阻。当V

下降到低于电池开关

点V

（电池电源电平）时，器件的功率是从V切换

引脚和内部备用锂电池

电池。 RTC的操作与SRAM的数据被从电池直至V保持

返回到标称

的水平。

在3.3伏的器件是完全可访问和可写入数据，仅当V读

大于

。当V

低于V

，对设备的访问被禁止。如果V

小于V

BAT

时，设备

电源从V切换

在内部备用锂电池，当V

低于V

。如果V

大于V

BAT

，设备电源从V切换

在内部备用锂电池，当

低于V

BAT

。 RTC的操作与SRAM的数据被从电池直至V保持

回到正常水平。

所有的控制，数据和地址信号必须关机当V

断电。

3 19

DS1557

电池长寿

在DS1557具有被设计为用于时钟活动提供能量的锂动力源，并

时钟和RAM中的数据保持在V

供给不存在。这种内部权力的能力

供应足够的DS1557连续供电的设备的使用寿命，其中它是

安装。规范的目的，预期寿命为10年，在25℃的内部时钟

振荡器在没有Ⅴ的运行

内部电池监控器

该DS15573不断地监视内部面糊的电池电压。在电池电量不足标志（ BLF ）

的标志位寄存器（ 7FFF0h的B4 ）不可写，读的时候应该永远是0 。如果图1是以往

目前，疲惫不堪的锂电池能量源来表示， RTC和RAM两者的内容

值得怀疑。

上电复位

补偿的比较器电路的温度监视V的水平

。当V

下降到功率

失败的跳变点，

RST

信号（漏极开路）被拉低。当V

返回到正常水平时，

RST

信号继续被拉低的一段40毫秒到200毫秒。上电复位功能

独立RTC振荡器的并因此是可操作的振荡器是否被使能。

小时运营

表2和下面的段落描述的RTC ，报警器和看门狗功能的操作。

4 19

DS1557

DS1557寄存器映射

表2

地址

数据

功能/量程

7FFFh

7FFEh

7FFDh

7FFCh

7FFBh

7FFAh

7FF9h

7FF8h

7FF7h

7FF6h

7FF5h

7FF4h

7FF3h

7FF2h

7FF1h

7FF0h

OSC

WDS

AM4

AM3

AM2

AM1

10年

10分钟

10秒

10世纪

BMB3

ABE

BMB2

BMB1

BMB4

10 M

10日

10小时

YEAR

MONTH

日期

天

小时

分钟

秒

世纪

BMB0

日期

小时

分钟

秒

BLF

RB1

RB0

YEAR

MONTH

日期

天

小时

分钟

秒

控制

看门狗

中断

报警日期

报警时间

闹钟分钟

报警秒

未使用

FL AGS

00-99

01-12

01-31

01-07

00-23

00-59

00-39

10日

10小时

10分钟

10秒

01-31

00-23

00-59

X =未使用，读/下写和读可写

位控制

FT =频率测试位

OSC

=振荡器启动/停止位

W =写位

R =读位

WDS =看门狗督导位

BMB0 - BMB4 =看门狗乘数位

RB0 ， RB1 =看门狗分辨率位

AE =报警标志启用

Y =未用，读/写不写和读

位控制

ABE =报警在电池备份模式下启用

AM1 - AM4 =报警屏蔽位

WF =看门狗标志

AF =报警标志

0 = 0和仅读

BLF =电池低标志

时钟振荡器控制

时钟振荡器，可以随时停止。以增加备用锂电池的保质期

源，该振荡器可以被关闭，以减少来自电池的电流消耗。该

OSC

位是

在几秒钟的MSB寄存器（ 7FF9h的B7 ）。将其设置为1振荡器停振，设置为0开始

振荡器。该DS1557是从达拉斯半导体附带时钟振荡器关闭，

OSC

位设置为1 。

读时钟

当读取实时时钟数据，建议停止更新到外部设定的双缓冲

RTC寄存器。这使外部寄存器到静止状态，使得数据能够在不寄存器读

值在读取过程中发生变化。正常更新的内部寄存器继续，而在此

状态。外部的更新都将停止，当1被写入读位，对控制寄存器B6

（ 7FF8H ）。只要1保持在控制寄存器读出位，更新停止。发出停止后，

该寄存器反映RTC计数（星期，日期和时间），这是目前在此刻halt命令

印发。正常更新外组寄存器后，会读取位在1秒内恢复

被设定为0 。

5 19

初步

DS1554

256K NV Y2KC时钟RAM

www.dalsemi.com

特点

集成的NV SRAM ，实时时钟，晶振，

电源失效控制电路和锂电池

来源

时钟寄存器相同的访问到

静态RAM ;这些寄存器是常驻在

16顶RAM单元

世纪字节寄存器;即， Y2K投诉

拥有超过10年的完全不挥发

在没有电源的操作

精确的上电复位

可编程看门狗定时器和RTC报警

BCD编码的年，月，日，星期，小时，

分钟，并具有自动闰年秒

补偿有效期至2100年

电池电压指示标志

电源失效写保护允许

±10%

电源容限

锂能源电

断开，维持保鲜状态，直到电源

施加首次

RST

A16

A14

A12

DQ0

DQ1

DQ2

GND

引脚分配

IRQ / FT

A13

A11

A10

DQ7

DQ6

DQ5

DQ4

DQ3

32 -PIN密封封装

IRQ / FT

RST

DQ7

DQ6

DQ5

DQ4

DQ3

DQ2

DQ1

DQ0

GND

GND V

BAT

A14

A13

A12

A11

A10

34 -PIN PowerCap模板

（使用DS9034PCX的PowerCap ）

1 21

111999

DS1554

订购信息

DS1554P-XXX

(5-Volt)

-70

70 ns访问

-100 100 ns访问

空白的32引脚DIP模块

34针PowerCap模块

板*

*DS1554WP-XXX

（ 3.3伏）

-120 120 ns访问

-150 150 ns访问

空白的32引脚DIP模块

34针PowerCap模块

板*

* DS9034PCX （安装PowerCap ）要求：

必须单独订购

引脚说明

A0-A14

DQ0-DQ7

IRQ

\\ FT

RST

GND

X1, X2

BAT

- 地址输入

- 数据输入/输出

- 中断，频率测试输出

（漏极开路）

- 上电复位输出

（漏极开路）

- 芯片使能

- 输出使能

- 写使能

- 电源输入

- 地面

- 无连接

- 水晶连接

- 电池连接

描述

该DS1554是一个全功能的， 2000年兼容（ Y2KC ），实时时钟/日历（ RTC ），具有RTC

报警器，看门狗定时器，上电复位，电池监控和32K ×8非易失性静态RAM 。用户

访问DS1554内的所有寄存器是通过一单字节宽接口，如图1 。

RTC寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时数据

BCD格式。更正月份和闰年的天是自动进行的。

RTC寄存器是双缓冲到内部和外部设置。用户可以直接访问

外部设定。时钟/日历更新到外部组寄存器可以被禁用和启用以允许

用户访问静态数据。假设内部振荡器被打开时，内部寄存器的设置是

不断更新;发生这种情况时，无论外部寄存器的设置，以保证精确的RTC

信息总是保持。

2 21

DS1554

在DS1554已经中断（

IRQ

/ FT ）和复位（

RST

）输出，其可以用于控制CPU的活动。

该

IRQ

/ FT中断输出可以用来产生一个外部中断当RTC寄存器值

匹配用户设定的报警值。中断始终可用，而该设备是从供电

系统供电并且可以编程，当在电池备份的状态，作为一个系统发生

唤醒。无论是

IRQ

/ FT或

RST

输出也可以被用来作为CPU的看门狗定时器， CPU活动

如果未在检测到正确的活动监视和一个中断或复位输出将被激活

编程限制。在DS1554上电复位可用来检测系统掉电或失败

并保持在一个安全的复位状态，直到CPU正常电源恢复和稳定;该

RST

输出用于

对于此功能。

该DS1554还包含自己的电源故障电路，自动取消该设备时，

供应进入一个超差情况。该功能提供的数据安全性的高度

不可预测的系统在运行过程中通过低V带来的

的水平。

套餐

该DS1554有两种封装（ 32引脚DIP和34引脚PowerCap模块）提供。 32引脚DIP

风格模块集成了晶体，锂能源和硅都在同一个包中。 34针

PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）

包含晶体和电池。这种设计允许的PowerCap可以安装在顶部

在完成表面后DS1554P安装过程。表面后安装的PowerCap

安装过程中防止损坏晶体和电池由于所需焊料的高温

回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap

是单独订购和运输分开的容器。为的PowerCap的部件号为

DS9034PCX.

DS1554框图如图1

3 21

DS1554

DS1554工作模式

表1

＆ GT ; V

＆ LT ; V

BAT

DQ0-DQ7

高-Z

OUT

高-Z

模式

DESELECT

写

读

DESELECT

数据

保留

动力

待机

活跃

CMOS待机

电池

当前

数据读时

的DS1554是在读模式下，每当

（芯片使能）为低和

（写使能）为高。该

设备结构允许的纹波通过访问任何有效地址的位置。有效的数据将是可用的

在T内的DQ引脚

之后的最后一个地址输入是稳定的，从而提供了

和

访问时间

满意。如果

访问时间得不到满足，有效数据将可在芯片的后者使

访问（T

CEA

），或者，在输出使能访问时间（t

OEA

）。的数据输入/输出管脚的状态（DQ）是

通过控制

和

。如果输出为t之前激活

中，数据线被驱动到一个

中间状态，直到吨

。如果地址输入，而改变

和

仍然有效，输出数据

有效期为输出数据保持时间（t

），但将会进入不确定的，直到下一个地址

访问。

数据写入模式

在DS1554处于写模式时

和

处于其活性状态。写的是开始

参考后者发生过渡

。该地址必须在整个持有有效

该循环。

和

必须返回非活动最少的t

之前的随后启动

读或写周期。数据必须是有效的吨

之前写的结尾，并保持有效吨

之后。在典型应用中，该

信号将是在写周期期间高。不过，

可以

主动提供的小心与数据总线，以避免总线冲突。如果

低前

转变为低电平时，数据总线能够成为活性与由地址输入所定义的读数据。低

在过渡

然后禁用输出吨

WEZ

后

变为有效。

数据保持方式

5伏器件是完全可访问和可写入数据，并仅当V读

大于V

然而，当V

下面是电源故障点V

（点处写保护时）的

内部时钟寄存器和SRAM从任何接入受阻。当V

下降到低于电池开关

点V

（电池电源电平）时，器件的功率是从V切换

引脚和内部备用锂电池

电池。 RTC的操作与SRAM的数据被从电池直至V保持

返回到标称

的水平。

在3.3伏的器件是完全可访问和可写入数据，仅当V读

大于

。当V

低于V

，对设备的访问被禁止。如果V

小于V

BAT

时，设备

电源从V切换

在内部备用锂电池，当V

低于V

。如果V

大于V

BAT

，设备电源从V切换

在内部备用锂电池，当

低于V

BAT

。 RTC的操作与SRAM的数据被从电池直至V保持

回到正常水平。

所有的控制，数据和地址信号必须关机当V

断电。

4 21

DS1554

电池长寿

在DS1554具有被设计为用于时钟活动提供能量的锂动力源，并

时钟和RAM中的数据保持在V

供给不存在。这种内部权力的能力

供应足够的DS1554连续供电的设备的使用寿命，其中它是

安装。规范的目的，预期寿命为10年，在25℃的内部时钟

振荡器在没有Ⅴ的运行

。每个DS1554是达拉斯半导体公司随其

锂电池的能量源断开，以保证精力充沛的能力。当V

首先施加在一

等级大于Vout

中，锂电池启用备用电池的操作。现实生活

在DS1554的预期将超过10年更长的时间，因为没有内部电池能量

食用时， V

是否存在。

内部电池监控器

该DS15543不断地监视内部面糊的电池电压。在电池电量不足标志（ BLF ）

的标志位寄存器（ 7FFF0h的B4 ）不可写，读的时候应该永远是0 。如果图1是以往

目前，疲惫不堪的锂电池能量源来表示， RTC和RAM两者的内容

值得怀疑。

上电复位

补偿的比较器电路的温度监视V的水平

。当V

下降到功率

失败的跳变点，

RST

信号（漏极开路）被拉低。当V

返回到正常水平时，

RST

信号继续被拉低的一段40毫秒到200毫秒。上电复位功能

独立RTC振荡器的并因此是可操作的振荡器是否被使能。

小时运营

表2和下面的段落描述的RTC ，报警器和看门狗功能的操作。

5 21