【DS5000FP软微处理器芯片www.maxim-ic.com特点§8051兼容微处理器适应它的任务】,IC型号DS5000FP,DS5000FP PDF资料,DS5000FP经销商,ic,电子元器件-51电子网

DS5000FP

软微处理器芯片

www.maxim-ic.com

特点

8051兼容微处理器适应

它的任务

为8kB和64kB的之间的访问

非易失SRAM

在系统通过片上串行编程

PORT

可以修改自己的程序或数据

内存

在一个单独的字节宽度的存取存储器

公共汽车

防冲击工作

保留所有非易失资源

超过10年

掉电复位

预警电源故障中断

看门狗定时器

用户提供的锂电池背用户

SRAM用于程序/数据存储

软件安全

执行加密的方案，以防止

意见

安全锁可以防止下载

开锁破坏内容

完全兼容8051

128字节暂存RAM

两个定时器/计数器

片上串行端口

32并行I / O端口引脚

引脚配置

顶视图

BA11

P0.5/AD5

CE2

P0.6/AD6

BA10

P0.7/AD7

CE1

北卡罗来纳州

BD7

ALE

BD6

PSEN

BD5

P2.7/A15

BD4

P0.4/AD4

北卡罗来纳州

BA9

P0.3/AD3

BA8

P0.2/AD2

BA13

P0.1/AD1

读/写

P0.0/AD0

CC0

P1.0

BA14

P1.1

BA12

P1.2

BA7

P1.3

北卡罗来纳州

BA6

80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65

25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

DS5000FP

P2.6/A14

北卡罗来纳州

BD3

P2.5/A13

BD2

P2.4/A12

BD1

P2.3/A11

BD0

GND

P2.2/A10

P2.1/A9

P2.0/A8

XTAL1

XTAL2

P3.7/RD

P3.6/WR

P3.5/T1

北卡罗来纳州

P3.4/T0

订购信息

部分

DS5000FP-16

DS5000FP+16

温度范围

0 ° C至+ 70°C

最大时钟

速度（MHz ）

本数据表中，必须使用在结合

SECURE

微控制器用户指南，

其中包含操作信息。

该数据手册提供订购信息，引脚排列和电

规格。下载安全微控制器用户指南

www.maxim-ic.com/microcontrollers 。

PIN- PACKAGE

80 QFP

表示无铅/符合RoHS标准的器件。

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本

可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：

www.maxim-ic.com/errata 。

1 22

P1.4

BA5

P1.5

BA4

P1.6

BA3

P1.7

北卡罗来纳州

BA2

RST

BA1

P3.0/RXD

BA0

P3.1/TXD

P3.2/INT0

P3.3/INT1

QFP

REV ： 070605

DS5000FP

描述

该DS5000FP软微处理器芯片是8051兼容处理器基于NV RAM

技术。它是基本上比标准8051更灵活，但提供了与全兼容

8051指令集，定时器，串行端口，和并行I / O端口。通过使用非易失RAM而不是ROM中，在

用户可以编程，然后重新编程，单片机，而在系统。可以在应用软件

甚至改变其自身的操作，它允许频繁的软件升级，自适应程序，定制

系统等，另外，通过使用非易失SRAM中， DS5000FP是理想的数据记录应用程序，并将其

容易地连接到达拉斯的实时时钟，用于时间标记和日期。

该DS5000FP提供了NV RAM带来的好处，而无需使用I / O资源。它采用了非复用

字节宽的地址和数据总线对存储器的访问。该总线可以执行所有的内存访问，并提供

解码芯片实现的SRAM 。这使得32个I / O端口引脚的免费应用程序中使用。该DS5000FP

使用普通的SRAM和电池备份存储器中的内容，与用户的外部锂电池。数据

保持了10年的一个非常小的锂电池。一个DS5000FP还提供防撞

操作便携式系统或系统的不可靠的电源。这些功能包括保存的能力

在工作状态下，掉电复位，掉电中断和看门狗定时器。

用户加载程序到DS5000FP通过其片上串行引导加载程序。此功能

监督的代码加载到非易失性RAM，验证它，然后变得对用户透明。

软件可以存储在一个8字节或32字节CMOS SRAM中。利用其内部的分区中，

DS5000FP将分这个常用的RAM到用户可编程的代码段和数据段。这

分区可以在程序加载时间来选择，但可以在任何时间以后进行修改。它将解码

到SRAM内存访问，通过其字节宽的总线进行通信和写保护的内存部分

指定为ROM 。在单一器件中结合的程序和数据存储节省了电路板空间和成本。该

DS5000FP还可以访问第二个32字节的非易失RAM ，但这个区域仅限于数据存储器。该

DS2250 （T）和DS5000 （T ）可用于谁想要一个预构建模块使用一个用户

DS5000FP RAM，锂电池，以及可选的实时时钟。每个设备在单独的数据描述

张，可在我们的网站

www.maxim-ic.com/microcontrollers 。

更多的细节见

该

安全微控制器用户指南。

2 22

DS5000FP

DS5000FP框图

图1

3 22

DS5000FP

引脚说明

针

15, 17, 19, 21,

25, 27, 29, 31

名字

P1.0–P1.7

RST

P3.0/

RXD

P3.1/

TXD

P3.2/

INT0

功能

通用I / O端口1

高电平有效复位输入。

适用于该引脚为逻辑1时启动复位状态。这

引脚内部下拉使该引脚可以悬空，如果不使用。

通用I / O端口引脚3.0 。

还作为接收信号的上

板UART 。该引脚不应直接连接到PC的COM口。

通用I / O端口引脚3.1 。

还用作用于导通的发射信号

板UART 。该引脚不应直接连接到PC的COM口。

通用I / O端口引脚3.2 。

也可作为低有效的外部

中断0 。

通用I / O端口引脚3.3 。

也可作为低有效的外部

中断1 。

P3.3/

INT1

47, 48

52, 53

49, 50, 51, 56,

58, 60, 64, 66

P3.4/T0

P3.5/T1

P3.6/

P3.7/

XTAL2,

XTAL1

GND

P2.0–P2.7

通用I / O端口引脚3.4 。

也可作为定时器0的输入。

通用I / O端口引脚3.5 。

也用作定时器1输入。

通用I / O端口引脚。

也用作写选通信为扩展总线

操作。

通用I / O端口引脚。

还用作读选通为扩展总线

操作。

水晶连接。

用外部晶振连接到内部

振荡器。 XTAL1是输入到倒相放大器和XTAL2是输出。

逻辑地

通用I / O端口2 。

也作为扩展地址的MSB

总线。

程序存储启用。

这个低电平信号被用来使外部

使用扩展的总线时，程序存储器。它通常是一个输出和

应该是无关的，如果不使用。

PSEN

也被用于调用该自举

装载机。此时，

PSEN

将外部上拉了下来。这应该只

做一次的DS5000FP已处于复位状态。这拉低设备

应该是漏极开路，因为它必须不与干扰

PSEN

在正常

操作。

地址锁存使能。

用于解复用扩展的复用

地址/数据总线上的端口0。该引脚通常连接到时钟输入端上

“ 373型透明锁存器。当使用并行编程时，此引脚也

假设

PROG

函数编程脉冲。

外部访问。

该引脚强制DS5000FP的行为像一个8031号

内部存储器（或时钟）将可当此引脚为逻辑低电平。自

该引脚被拉低内部，它应该连接到+ 5V使用NV RAM 。

在并行编程时，此引脚也可作为V

超电压脉冲。

PSEN

ALE

4 22

DS5000FP

引脚说明（续）

针

11, 9, 7, 5, 1,

79, 77, 75

13, 14

16, 8, 18, 80,

76, 4, 6, 20, 24,

26, 28, 30, 33,

35, 37

名字

P0.0–P0.7

功能

通用I / O端口0 。

这个端口是开漏的，不能驱动逻辑1 。

它需要外部上拉电阻。端口0也是多路复用扩展的地址/数据

总线。当以这种方式使用时，它不需要上拉电阻。

电源， + 5V

字节宽度的地址总线位14-0 。

这15位总线被结合

非复用的数据总线（ BD7 - BD0 ）访问NV SRAM 。解码

在执行

CE1

和

CE2

。读/写访问是由R / W控制。 BA14 - BA0

直接连接到一个8k的或32K的SRAM中。如果一个8K的RAM时， BA13和BA14

未连接。注意： BA13和BA14从真逻辑地址反转。

BA14是锂电池的支持。

字节宽数据总线位7-0 。

这8位双向总线结合

非复用地址总线（ BA14 - BA0 ）来访问NV SRAM 。解码

在执行

CE1

和

CE2

。读/写访问是由R / W控制。 BD7 - BD0

直接连接到一个8k的或32K的SRAM和任选一个实时时钟。

读/写（低电平有效）。

这个信号提供写使能到的SRAM

在字节宽的总线。它是由存储器映射和划分控制。该

选择程序（ ROM ）的块被写保护。

低电平有效的片选1 。

这是主解码芯片使能存储器

访问的字节宽度的总线上。它连接到芯片使能一个SRAM的输入。

CE1

是锂的支持。它将保持在逻辑高电平停止状态当V

瀑布

低于V

低电平有效的片选2 。

该芯片使能提供给银行切换到

为32K字节的非易失性数据存储器的第二块。它连接到芯片

启动一个SRAM或1锂背圆周这样的实时的输入

时钟。

CE2

是锂的支持。它将保持逻辑高非活动状态时

低于V

输出。

这是V之间的切换

和V

通过内部电路的基础上

Ⅴ的水平

。当功率大于锂输入，电源将被吸引

从V

。锂电池保持分离自负荷。当V

低于V

在V

CCO

切换至V

源。 V

CCO

被连接至V

的销

SRAM 。

锂电池电压输入。

连接到锂比V细胞更大

利民

没有

大于V

蛞蝓

如图所示的电气规格。面值为+ 3V 。

无连接。

不要连接。

BA14–

BA0

71, 69, 67, 65,

61, 59, 57, 55

BD7–BD0

读/写

CE1

CE2

CCO

2, 3, 22, 23, 32,

42, 43, 62, 63,

北卡罗来纳州

5 22

DS5000FP

软微处理器芯片

www.maxim-ic.com

特点

8051兼容微处理器转向其

任务

为8kB和64kB的之间的访问

非易失SRAM

在系统通过片上串行编程

PORT

可以修改自己的程序或数据

内存

在一个单独的字节级访问存储器

宽总线

防撞操作

保留所有非易失资源

超过10年

掉电复位

预警电源故障中断

看门狗定时器

用户提供的锂电池背用户

SRAM用于程序/数据存储

软件安全

执行加密的方案，以防止

意见

安全锁可以防止下载

开锁破坏内容

8051完全兼容

128字节暂存RAM

两个定时器/计数器

片上串行端口

32并行I / O端口引脚

引脚分配

BA11

P0.5/AD5

CE2

P0.6/AD6

BA10

P0.7/AD7

CE1

BD7

ALE

BD6

PSEN

BD5

P2.7/A15

BD4

P0.4/AD4

BA9

P0.3/AD3

BA8

P0.2/AD2

BA13

P0.1/AD1

读/写

P0.0/AD0

VCC0

VCC

P1.0

BA14

P1.1

BA12

P1.2

BA7

P1.3

BA6

80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65

25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

DS5000FP

P2.6/A14

BD3

P2.5/A13

BD2

P2.4/A12

BD1

P2.3/A11

BD0

VLI

GND

P2.2/A10

P2.1/A9

P2.0/A8

XTAL1

XTAL2

P3.7/RD

P3.6/WR

P3.5/T1

P3.4/T0

注意：

该器件的一些修订可能偏离从已知公布的技术规格

勘误表。任何器件的多个版本可能同时获得通过不同的销售

通道。欲了解器件勘误表的信息，请点击这里：

http://dbserv.maxim-ic.com/errata.cfm 。

1 22

112299

P1.4

BA5

P1.5

BA4

P1.6

BA3

P1.7

BA2

RST

BA1

P3.0/RXD

BA0

P3.1/TXD

P3.2/INT0

P3.3/INT1

DS5000FP

描述

该DS5000FP软微处理器芯片是8051兼容处理器基于NV RAM

技术。它是基本上比标准8051更灵活，但提供了与全兼容

8051指令集，定时器，串行端口，和并行I / O端口。通过使用非易失RAM而不是ROM中，在

用户可以编程，然后重新编程，单片机，而在系统。可以在应用软件

甚至改变其自身的操作，它允许频繁的软件升级，自适应程序，定制

系统等，另外，通过使用非易失SRAM中， DS5000FP是理想的数据记录应用程序，并将其

容易地连接到达拉斯的实时时钟，用于时间标记和日期。

该DS5000FP提供了NV RAM带来的好处，而无需使用I / O资源。它采用了非复

字节宽的地址和数据总线对存储器的访问。该总线可以执行所有的内存访问和

提供解码芯片使的SRAM 。这使得32个I / O端口引脚的免费应用程序中使用。该

DS5000FP使用普通的SRAM和电池备份存储器中的内容，与用户的外部锂

细胞。数据保持了10年的一个非常小的锂电池。一个DS5000FP还提供

防撞操作便携式系统或系统的不可靠的电源。这些功能包括：

能够保存的工作状态，掉电复位，掉电中断和看门狗定时器。

用户加载程序到DS5000FP通过其片上串行引导加载程序。此功能

监督的代码加载到非易失性RAM，验证它，然后成为对用户透明。软件

可以存储在一个8字节或32字节CMOS SRAM中。利用其内部的分区中， DS5000FP会

除以共同RAM到用户可编程的代码段和数据段。这个分区可以是

在程序加载时间选择，但是可以随时在以后修改。它将解码的存储器访问

SRAM ，通过其字节宽度总线进行通信和写保护指定为ROM的内存部分。

在单一器件中结合的程序和数据存储节省了电路板空间和成本。该DS5000FP还可以

进入第二个32字节的非易失RAM ，但这个区域仅限于数据存储器。对于想要一个用户

预先敷设使用DS5000FP RAM，锂电池，以及可选的实时时钟模块;该

DS2250 （T）和DS5000 （T），是可用的，在单独的数据表说明。更多细节也

包含在用户手册的安全微控制器数据手册的部分。

订购信息

以下设备可作为从达拉斯半导体标准产品：

产品编号

DS5000FP-16

描述

80引脚QFP封装，最高时钟频率为16 MHz ， 0 °到70° C温度范围

的操作信息中包含的使用说明书所述的安全微控制器数据手册的部分。

该数据手册提供订购信息，引出线，和电气规范。

2 22

DS5000FP

DS5000FP框图

图1

3 22

DS5000FP

引脚说明

针

描述

15, 17, 19,

P1.0 - P1.7.

通用I / O端口1 。

21, 25, 27,

29, 31

47, 48

52, 53

RST -

高电平有效复位输入。适用于该引脚为逻辑1时启动复位状态。这

引脚内部下拉使该引脚可以悬空，如果不使用。

P3.0 RXD 。

通用I / O端口引脚3.0 。还作为接收信号的上

板UART 。该引脚不应直接连接到PC的COM口。

P3.1 TXD 。

通用I / O端口引脚3.1 。还用作用于对发送信号

板UART 。该引脚不应直接连接到PC的COM口。

P3.2

INT0

通用I / O端口引脚3.2 。还作为活性低的外部

中断0 。

P3.3

INT1

通用I / O端口引脚3.3 。还作为活性低的外部

中断1 。

P3.4 T0 。

通用I / O端口引脚3.4 。也可作为定时器0的输入。

P3.5 T1 。

通用I / O端口引脚3.5 。也可作为定时器1的输入。

P3.6

通用I / O端口引脚。也可作为写选通的扩展总线

操作。

P3.7

通用I / O端口引脚。也可作为读选通总线扩展

操作。

XTAL2 ， XTAL1 。

用外部晶振连接到内部振荡器。 XTAL1是

输入到反相放大器和XTAL2是输出。

GND 。

逻辑地。

49, 50, 51,

P2.0-P2.7.

通用I / O端口2.也可作为的扩展地址的最高位

56 ， 58 ， 60 ，总线。

64, 66

程序存储启用。这个低电平有效信号用来使外部

使用扩展的总线时，程序存储器。它通常是一个输出和应

未连接的，如果不使用。

PSEN

也被用于调用引导装入程序。此时，

PSEN

将外部上拉了下来。这应该只能做一次的DS5000FP是

已在复位状态。这拉低设备应该是开漏输出，因为它不能

干扰

PSEN

在正常操作下。

PSEN

ALE -

地址锁存使能。用于解复用扩展的复用

端口0 ，该引脚地址/数据总线通常连接到时钟输入上一个“ 373

型透明锁存器。当使用并行编程时，此引脚也呈

PROG

函数编程脉冲。

外部访问。该引脚强制DS5000FP的行为像一个8031无内部

内存（或时钟）将可在此引脚为逻辑低电平。由于该引脚被拉低

倒在内部，它应该连接到+ 5V使用NV RAM 。在一个平行

编程时，此引脚也可作为V

超电压脉冲。

4 22

DS5000FP

针

描述

11, 9, 7, 5,

P0.0-P0.7.

通用I / O端口0，该端口为漏极开路，不能驱动逻辑1 。

1 ， 79 ， 77 ，它需要外部上拉电阻。端口0也是多路复用的扩展地址/数据总线。

当以这种方式使用时，它不需要上拉电阻。

13, 14

16, 8, 18,

80, 76, 4,

6, 20, 24,

26, 28, 30,

33, 35, 37

- +5V

BA14-0.

字节宽度的地址总线位14-0 。这15位总线是结合非

多路数据总线（ BD7-0 ）来访问NV SRAM 。解码进行上

CE1

和

CE2

。读/写访问是由R /可控

。 BA14-0直接连接到8K或32K

SRAM 。如果一个8K的RAM时， BA13和BA14会悬空。注BA13和

BA14从真逻辑地址反转。另外请注意， BA14是锂的支持。

71, 69, 67,

BD7-0.

字节宽数据总线7-0位。这8位双向总线是结合

65 ， 61 ， 59 ，非复用地址总线（ BA14-0 ）来访问NV SRAM 。解码进行上

57, 55

CE1

和

CE2

。读/写访问是由R / W控制。 BD7-0直接连接到8k的

或32K的SRAM和任选一个实时时钟。

R / W -

读/写。这个信号提供写使能到的SRAM上的字节宽度

总线。它是由存储器映射和划分控制。选定的程序块

（ ROM ）将被写保护。

芯片使能1，这是主解码芯片使能对存储器的访问

字节宽的总线。它连接到芯片使能一个SRAM的输入。

CE1

是锂的支持。

它将保持在逻辑高电平停止状态当V

低于V

CE1

芯片使能提供给存储体切换到第二块使能2，该芯片

32K字节的非易失性数据存储器。它连接到芯片使能一个SRAM的输入

或者一个锂电池供电的外设这样的DS1283时钟。

CE2

是锂的支持。它会

保持在逻辑高电平停止状态当V

低于V

CE2

CCO

输出。这是V之间的切换

和V

通过内部电路的基础上

Ⅴ的水平

。当功率大于锂输入，电源将被从V绘制

锂电池保持分离自负荷。当V

低于V

中，V

CCO

开关

于V

源。 V

CCO

被连接至V

引脚的SRAM的。

L -

锂电池电压输入。连接到锂比V细胞更大

利民

并没有更大

比V

蛞蝓

如图所示的电气规格。面值为+ 3V 。

2, 3, 22,

NC不连接。

23, 32, 42,

43, 62, 63,

指令集

该DS5000FP执行，它与工业标准的8051目标代码兼容的指令集

微控制器。这样一来，软件开发包，如装配工和有编译器

被写为8051均与DS5000FP兼容。该指令的完整描述

设置和操作都在使用说明书安全微控制器数据手册的章节中。

还要注意的是DS5000FP体现在DS5000 （T）和DS2250 （T）的模块。在DS5000 （T ）

结合了一个SRAM 8或32字节和锂电池的DS5000FP 。一个可选的真实

时间时钟也是在DS5000T可用。这是封装在一个40引脚DIP模块。在DS2250 （T ）

5 22

DS5000FP

软微处理器芯片

www.maxim-ic.com

特点

8051兼容微处理器适应

它的任务

为8kB和64kB的之间的访问

非易失SRAM

在系统通过片上串行编程

PORT

可以修改自己的程序或数据

内存

在一个单独的字节宽度的存取存储器

公共汽车

防冲击工作

保留所有非易失资源

超过10年

掉电复位

预警电源故障中断

看门狗定时器

用户提供的锂电池背用户

SRAM用于程序/数据存储

软件安全

执行加密的方案，以防止

意见

安全锁可以防止下载

开锁破坏内容

完全兼容8051

128字节暂存RAM

两个定时器/计数器

片上串行端口

32并行I / O端口引脚

引脚配置

顶视图

BA11

P0.5/AD5

CE2

P0.6/AD6

BA10

P0.7/AD7

CE1

北卡罗来纳州

BD7

ALE

BD6

PSEN

BD5

P2.7/A15

BD4

P0.4/AD4

北卡罗来纳州

BA9

P0.3/AD3

BA8

P0.2/AD2

BA13

P0.1/AD1

读/写

P0.0/AD0

CC0

P1.0

BA14

P1.1

BA12

P1.2

BA7

P1.3

北卡罗来纳州

BA6

80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65

25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40

DS5000FP

P2.6/A14

北卡罗来纳州

BD3

P2.5/A13

BD2

P2.4/A12

BD1

P2.3/A11

BD0

GND

P2.2/A10

P2.1/A9

P2.0/A8

XTAL1

XTAL2

P3.7/RD

P3.6/WR

P3.5/T1

北卡罗来纳州

P3.4/T0

订购信息

部分

DS5000FP-16

DS5000FP-16+

温度范围

0 ° C至+ 70°C

本数据表中，必须使用在结合

SECURE

微控制器用户指南，

其中包含操作信息。

该数据手册提供订购信息，引脚排列和电

规格。下载安全微控制器用户指南

www.maxim-ic.com/microcontrollers 。

最大时钟

速度（MHz ）

PIN的

包

80 QFP

表示无铅/符合RoHS标准的器件。

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本

可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：

www.maxim-ic.com/errata 。

1 22

P1.4

BA5

P1.5

BA4

P1.6

BA3

P1.7

北卡罗来纳州

BA2

RST

BA1

P3.0/RXD

BA0

P3.1/TXD

P3.2/INT0

P3.3/INT1

QFP

REV ： 070605

DS5000FP

描述

该DS5000FP软微处理器芯片是8051兼容处理器基于NV RAM

技术。它是基本上比标准8051更灵活，但提供了与全兼容

8051指令集，定时器，串行端口，和并行I / O端口。通过使用非易失RAM而不是ROM中，在

用户可以编程，然后重新编程，单片机，而在系统。可以在应用软件

甚至改变其自身的操作，它允许频繁的软件升级，自适应程序，定制

系统等，另外，通过使用非易失SRAM中， DS5000FP是理想的数据记录应用程序，并将其

容易地连接到达拉斯的实时时钟，用于时间标记和日期。

该DS5000FP提供了NV RAM带来的好处，而无需使用I / O资源。它采用了非复用

字节宽的地址和数据总线对存储器的访问。该总线可以执行所有的内存访问，并提供

解码芯片实现的SRAM 。这使得32个I / O端口引脚的免费应用程序中使用。该DS5000FP

使用普通的SRAM和电池备份存储器中的内容，与用户的外部锂电池。数据

保持了10年的一个非常小的锂电池。一个DS5000FP还提供防撞

操作便携式系统或系统的不可靠的电源。这些功能包括保存的能力

在工作状态下，掉电复位，掉电中断和看门狗定时器。

用户加载程序到DS5000FP通过其片上串行引导加载程序。此功能

监督的代码加载到非易失性RAM，验证它，然后变得对用户透明。

软件可以存储在一个8字节或32字节CMOS SRAM中。利用其内部的分区中，

DS5000FP将分这个常用的RAM到用户可编程的代码段和数据段。这

分区可以在程序加载时间来选择，但可以在任何时间以后进行修改。它将解码

到SRAM内存访问，通过其字节宽的总线进行通信和写保护的内存部分

指定为ROM 。在单一器件中结合的程序和数据存储节省了电路板空间和成本。该

DS5000FP还可以访问第二个32字节的非易失RAM ，但这个区域仅限于数据存储器。该

DS2250 （T）和DS5000 （T ）可用于谁想要一个预构建模块使用一个用户

DS5000FP RAM，锂电池，以及可选的实时时钟。每个设备在单独的数据描述

张，可在我们的网站

www.maxim-ic.com/microcontrollers 。

更多的细节见

该

安全微控制器用户指南。

2 22

DS5000FP

DS5000FP框图

图1

3 22

DS5000FP

引脚说明

针

15, 17, 19, 21,

25, 27, 29, 31

名字

P1.0–P1.7

RST

P3.0/

RXD

P3.1/

TXD

P3.2/

INT0

功能

通用I / O端口1

高电平有效复位输入。

适用于该引脚为逻辑1时启动复位状态。这

引脚内部下拉使该引脚可以悬空，如果不使用。

通用I / O端口引脚3.0 。

还作为接收信号的上

板UART 。该引脚不应直接连接到PC的COM口。

通用I / O端口引脚3.1 。

还用作用于导通的发射信号

板UART 。该引脚不应直接连接到PC的COM口。

通用I / O端口引脚3.2 。

也可作为低有效的外部

中断0 。

通用I / O端口引脚3.3 。

也可作为低有效的外部

中断1 。

P3.3/

INT1

47, 48

52, 53

49, 50, 51, 56,

58, 60, 64, 66

P3.4/T0

P3.5/T1

P3.6/

P3.7/

XTAL2,

XTAL1

GND

P2.0–P2.7

通用I / O端口引脚3.4 。

也可作为定时器0的输入。

通用I / O端口引脚3.5 。

也用作定时器1输入。

通用I / O端口引脚。

也用作写选通信为扩展总线

操作。

通用I / O端口引脚。

还用作读选通为扩展总线

操作。

水晶连接。

用外部晶振连接到内部

振荡器。 XTAL1是输入到倒相放大器和XTAL2是输出。

逻辑地

通用I / O端口2 。

也作为扩展地址的MSB

总线。

程序存储启用。

这个低电平信号被用来使外部

使用扩展的总线时，程序存储器。它通常是一个输出和

应该是无关的，如果不使用。

PSEN

也被用于调用该自举

装载机。此时，

PSEN

将外部上拉了下来。这应该只

做一次的DS5000FP已处于复位状态。这拉低设备

应该是漏极开路，因为它必须不与干扰

PSEN

在正常

操作。

地址锁存使能。

用于解复用扩展的复用

地址/数据总线上的端口0。该引脚通常连接到时钟输入端上

“ 373型透明锁存器。当使用并行编程时，此引脚也

假设

PROG

函数编程脉冲。

外部访问。

该引脚强制DS5000FP的行为像一个8031号

内部存储器（或时钟）将可当此引脚为逻辑低电平。自

该引脚被拉低内部，它应该连接到+ 5V使用NV RAM 。

在并行编程时，此引脚也可作为V

超电压脉冲。

PSEN

ALE

4 22

DS5000FP

引脚说明（续）

针

11, 9, 7, 5, 1,

79, 77, 75

13, 14

16, 8, 18, 80,

76, 4, 6, 20, 24,

26, 28, 30, 33,

35, 37

名字

P0.0–P0.7

功能

通用I / O端口0 。

这个端口是开漏的，不能驱动逻辑1 。

它需要外部上拉电阻。端口0也是多路复用扩展的地址/数据

总线。当以这种方式使用时，它不需要上拉电阻。

电源， + 5V

字节宽度的地址总线位14-0 。

这15位总线被结合

非复用的数据总线（ BD7 - BD0 ）访问NV SRAM 。解码

在执行

CE1

和

CE2

。读/写访问是由R / W控制。 BA14 - BA0

直接连接到一个8k的或32K的SRAM中。如果一个8K的RAM时， BA13和BA14

未连接。注意： BA13和BA14从真逻辑地址反转。

BA14是锂电池的支持。

字节宽数据总线位7-0 。

这8位双向总线结合

非复用地址总线（ BA14 - BA0 ）来访问NV SRAM 。解码

在执行

CE1

和

CE2

。读/写访问是由R / W控制。 BD7 - BD0

直接连接到一个8k的或32K的SRAM和任选一个实时时钟。

读/写（低电平有效）。

这个信号提供写使能到的SRAM

在字节宽的总线。它是由存储器映射和划分控制。该

选择程序（ ROM ）的块被写保护。

低电平有效的片选1 。

这是主解码芯片使能存储器

访问的字节宽度的总线上。它连接到芯片使能一个SRAM的输入。

CE1

是锂的支持。它将保持在逻辑高电平停止状态当V

瀑布

低于V

低电平有效的片选2 。

该芯片使能提供给银行切换到

为32K字节的非易失性数据存储器的第二块。它连接到芯片

启动一个SRAM或1锂背圆周这样的实时的输入

时钟。

CE2

是锂的支持。它将保持逻辑高非活动状态时

低于V

输出。

这是V之间的切换

和V

通过内部电路的基础上

Ⅴ的水平

。当功率大于锂输入，电源将被吸引

从V

。锂电池保持分离自负荷。当V

低于V

在V

CCO

切换至V

源。 V

CCO

被连接至V

的销

SRAM 。

锂电池电压输入。

连接到锂比V细胞更大

利民

没有

大于V

蛞蝓

如图所示的电气规格。面值为+ 3V 。

无连接。

不要连接。

BA14–

BA0

71, 69, 67, 65,

61, 59, 57, 55

BD7–BD0

读/写

CE1

CE2

CCO

2, 3, 22, 23, 32,

42, 43, 62, 63,

北卡罗来纳州

5 22