www.maxim-ic.com
DS1244/DS1244P
256K NV SRAM
与幻影时钟
引脚配置（顶视图）
A14/RST
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
A13
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
www.maxim-ic.com
特点
§
§
§
§
§
§
§
§
§
§
§
§
实时时钟（ RTC ）会跟踪
以百分之几秒钟，几分钟，几小时，几天，
月，月和年的日期
32K ×8 NV SRAM的直接替代挥发性
静态RAM或EEPROM
内置锂电池维持
日历操作和保存RAM数据
手表的功能是透明的RAM
手术
月和年确定的数量
天中的每一个月;有效期至2100年
10％工作范围
工作温度范围： 0 ° C至+ 70°C
超过10年的数据保留在
电源缺位
锂能源电
断开，维持保鲜状态功耗
施加首次
只有DIP模块
标准的28引脚JEDEC引脚
POWERCAP
模块板仅
- 表面贴装封装，可直接
包含连接的PowerCap
电池和水晶
- 可更换电池（安装PowerCap ）
- 引脚对引脚兼容DS1248P
和DS1251P
美国保险商实验室（ UL）的认可
DS2144
28 - PDIP模块（ 740mil ）
RST
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
V
CC
WE
OE
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
X1
GND V
BAT
X2
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
北卡罗来纳州
北卡罗来纳州
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
§
DS1244P
34针PowerCap模块
（使用DS9034PCX的PowerCap ）
包装尺寸信息
http://www.maxim-ic.com/TechSupport/DallasPackInfo.htm
的PowerCap是达拉斯半导体公司的注册商标。
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
http://www.maxim-ic.com/errata 。
1 19
081902
DS1244/DS1244P
引脚说明
A
0
–A
14
CE
OE
WE
典型工作电路
V
CC
GND
DQ
0
-DQ
7
北卡罗来纳州
X1, X2
V
BAT
RST
- 地址输入
- 芯片使能
- 输出使能
- 写使能
- 电源输入
- 地面
- 数据输入/输出
- 无连接
- 水晶连接
- 电池连接
- 复位
订购信息
部分
DS1244Y-70
DS1244YP-70
DS1244W-120
DS1244W-120IND
DS1244WP-120
DS1244WP-120IND
PIN- PACKAGE
28模块（ 740mil ）
34-PowerCap
*
28模块（ 740mil ）
28模块（ 740mil ）
34-PowerCap
*
34-PowerCap
*
温度范围
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
顶标
DS1244Y-70
DS1244YP-70
DS1244W-120
DS1244W-120IND
DS1244WP-120
DS1244WP-120IND
*
DS9034PCX （的PowerCap ）要求。
（必须单独订购。 ）
描述
在DS1244 256K NV SRAM与幻影时钟是完全静态的非易失性RAM（ NV SRAM ）
（组织为32k字由8位）具有内置的实时时钟。在DS1244具有自包含的
锂电池及控制电路连续监视V
CC
对于一个彻头彻尾的容忍
条件。当这种情况发生时，锂电池便自动打开和
写保护将无条件使能，以防止同时在内存和实时乱码数据
时钟。
幻时钟报时提供的信息为秒，秒，分，时百分之一，
天，日，月和年。在每月结束日期被自动调整为个月
少于31天，其中包括闰年补偿。幻影时钟可以工作在24小时或
12小时格式，带AM / PM指示。
套餐
该DS1244有两种封装： 28引脚DIP和34引脚PowerCap模块。 28-pin的DIP-
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）
包含晶体和电池。这种设计允许的PowerCap可以安装在顶部
在完成表面后DS1244P安装过程。表面后安装的PowerCap
安装过程中防止损坏晶体和电池由于所需焊料的高温
回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap
是单独订购和运输分开的容器。为的PowerCap的部件号为
DS9034PCX.
2 19
DS1244/DS1244P
RAM读取模式
在DS1244执行一个读周期时
WE （写使能）处于非活动状态（高）和CE （片选）
为有效（低电平） 。由15个地址输入（ A0 - A14 ）指定的唯一的地址定义了的
32768字节的数据是要被访问。有效的数据可用于内吨八个数据输出驱动器
加
（访问时间）的最后一个地址输入信号之后是稳定的，提供该CE及OE（输出使能）
访问时间和状态都还满意。如果OE和CE访问时间不满意，那么数据访问
必须从后面出现的信号（CE或OE ）测定和限制性参数是任一吨
CO
为
CE或T
OE
为OE ，而不是地址的访问。
RAM写入模式
在DS1244处于写模式时在WE和CE信号在之后的有效（低电平）状态
地址输入是稳定的。后者出现下降CE的边缘，否则我们将确定的开始
写周期。写周期是由CE或WE的早期上升沿终止。所有地址输入
必须保持有效的整个写周期。我们必须回归到高状态的最小恢复
时间（t
WR
）另一个循环之前可以启动。在OE控制信号应保持无效（高）
在写周期，以避免总线竞争。然而，如果输出总线已经启用（ CE及OE
活跃的），那么我们将禁止在T输出
ODW
从它的下降沿。
数据保持方式
5V器件是完全可访问和可写入数据，或仅当V读
CC
大于V
PF
.
然而，当V
CC
低于电源故障点，V
PF
（点处写保护时） ，在
内部时钟寄存器和SRAM从任何接入受阻。当V
CC
下降到低于电池开关
点，V
SO
（电池电源电平）时，器件的功率是从V切换
CC
引脚和备用电池。 RTC
操作与SRAM的数据被从电池直至V保持
CC
返回到额定电平。
3.3V的器件是完全可访问和可写入数据或仅当V读
CC
大于V
PF
.
当V
CC
下跌，下方的V
PF
，对设备的访问被禁止。如果V
PF
小于V
BAT
时，设备
电源从V切换
CC
到备用电源（Ⅴ
BAT
）当V
CC
低于V
PF
。如果V
PF
较大
比V
BAT
，设备电源从V切换
CC
到备用电源（Ⅴ
BAT
）当V
CC
下面滴
V
BAT
。 RTC的操作与SRAM的数据被从电池直至V保持
CC
返回到标称
的水平。
所有的控制，数据和地址信号必须关机当V
CC
断电。
PHANTOM时钟操作
与幻象时钟通信是通过模式识别上的一个串行比特流建立
64位，它必须通过执行包含在适当的数据64个连续的写周期被匹配
DQ0 。那之前的识别64位模式的出现的所有的访问被定向到存储器。
识别建立后，接下来的64读或写周期或者提取或更新数据的
幻像时钟和存储器存取被禁止。
数据传输和从计时功能来完成与下控制一个串行比特流
芯片使能，输出使能，写使能。最初，一个读周期的任何存储器位置使用
3 19
DS1244/DS1244P
该
CE
和
OE
幻像时钟的控制通过移动一个指针开始的图案识别序列
到64位比较寄存器的第一位。接着， 64个连续的写周期所使用的执行
CE
和
WE
控制的SmartWatch的。这些64个写周期，仅用于获得对
幻时钟。因此，任何地址到插座中的存储器是可以接受的。然而，在写
产生来访问幻像时钟周期也将数据写入到一个位置，在配合
内存。首选的方式来管理这个要求是在RAM中的预留只是一个地址位置
幻时钟便笺。当执行第一个写周期，它是相对于位的64位的0
比较寄存器。如果发现匹配，则指针递增到所述比较的下一个位置
寄存器，并等待下一个写周期。如果未找到匹配项，指针不前进，所有的
随后的写周期被忽略。如果发生在任何时间模式识别中一个读周期，该
目前序列中止，比较寄存器指针复位。模式识别持续
共有64个写周期中的比较寄存器如上所述，直到所有位都被
匹配（图1） 。用正确的比赛为64位，幻影时钟使能，数据传输或
从计时寄存器可以继续进行。接下来的64个周期将导致隐含时钟要么
上的DQ0接收或发送数据，这取决于所述的水平
OE
销或
WE
引脚。周期其他
存储器块之外的位置可以与交错
CE
周期，而无需中断模式
识别序列或数据传输序列的幻像时钟。
PHANTOM时钟寄存器信息
幻像时钟信息包含在8位，八个寄存器每一个顺序是
访问的1位在64位模式的识别序列之后的时间已经完成。当更新
幻像时钟寄存器，每个寄存器必须以8位为一组来处理。写作和阅读
一寄存器内的各个位可以产生错误的结果。这些读/写寄存器中定义的
图2中。
包含在假想时钟寄存器数据是二进制编码的十进制（BCD）格式。阅读与
写寄存器总是完成通过所有八个寄存器步进，从位0
寄存器0和寄存器的位7的7结束。
4 19
DS1244/DS1244P
图1.隐含时钟寄存器定义
注意：
以十六进制表示的模式识别为C5 ，3A ，A 3 ，5C， C 5 ，3A ，A 3 ，5C 。这种模式的优势是
意外地复制并导致无意中进入假想时钟小于1 10
19
。这
图案被发送到幻象时钟LSB到MSB 。
5 19
QQ：2881677436 复制
