PLL52C63-01
笔氚/ SDRAM时钟艮呃员与TE中磨碎的Buff器
特点
n
产生所有的时钟频率的Pentium （II ） ， AMD
和Cyrix的系统需要多个CPU时钟。
n
支持长达16个CPU同步时钟（ 4个CPU和
12 SDRAM）和7个PCI同步总线时钟。
n
两个14.318Mhz参考时钟和一个2.5V IOAPIC
n
一个24MHz的时钟软驱和一个48MHz的USB时钟。
n
电源管理控制引脚停止CPU ， SDRAM
或者PCI总线时钟。
n
支持2线I2C串行总线接口。
n
占空比为50％的低抖动
n
3.0混合电压支持5V或（ VDDq2 = 2.5V ）
n
可在300MIL 48引脚SSOP封装。
销信息
频率选择（兆赫）
F2
0
0
0
0
1
1
1
1
F1
0
0
1
1
0
0
1
1
F0 PCLK / SDRAM
0
1
0
1
0
1
0
1
50
100
83.3
68.5
55
75
60
66.6
BCLK
25
50
41.6
34.2
27.5
37.5
30
33.3
记
： F2 ， F1 ， F0和模式本身lecta BLE仅DUR对荷兰国际集团加电。他们是
由高德的错和LOW时10K
拉下来是tached 。
I / O模式配置
模式
1 （ OUT PUT ）
0 （IN PUT ）
PIN15
BCLK5
PCISTP
PIN46
REF1
CPUSTP
框图
45437暖泉大道， FRE山，卡利的NIA 94539 ，电话510- 492- 0990传真510- 492- 0991
9704.Rev.1C第1页
QQ：2880707522 复制
