DM74LS161A DM74LS163A同步4位二进制计数器
1986年8月
修订后的2000年4月
DM74LS161A DM74LS163A
同步4位二进制计数器
概述
这些同步，可预置计数器功能的接口
NAL先行进位的高速计数应用
设计。该DM74LS161A和DM74LS163A分别为4位
二进制计数器。进位输出通过装置解码
一个或非门，从而防止在正常的尖峰
计数操作的方式。同步操作是亲
通过让所有的触发器vided同时主频，使
输出变化相互一致时，那么
由所指示的计数使能输入和内部选通。
这种操作模式，无需输出计数
其通常与异步相关尖峰
（纹波时钟）计数器。缓冲时钟输入触发
上的上升沿（正向）的边缘4触发器
时钟输入波形。
这些计数器是完全可编程的;即，输出
可以预设为任一电平。作为预置是同步的，
设置在所述负载输入一个低电平禁止计数器
并且使得输出同意后设置数据
下一个时钟脉冲，而不管电平的使能
输入。明确功能的DM74LS161A是asynchro-
理性;并在清除输入低电平设置所有四个
触发器的时钟无关的电平输出低电平，
加载，或使能输入。明确功能的
DM74LS163A是同步的;并在明确的低电平
输入设置所有四个触发器输出低电平后，
下一个时钟脉冲，而不管电平的使能
输入。这种同步明确允许计数长度
很容易地修改，作为解码的最大计数
期望能够实现与一个外部的NAND
门。栅极输出端连接到所述清零输入端，以
同步清除计数器所有低输出。
在先行进位电路提供了级联
计数器n位没有额外的同步应用
tional门。有助于实现这一功能
两个计数使能输入和一个脉动进位输出。
两个计数使能输入（ P和T）必须为高电平来算，
和输入T被前馈，以使脉动进位输出。
从而使会产生高纹波进位输出
电平输出脉冲的持续时间约等于
在Q的高电平部分
A
输出。这种高层次的过
流脉动进位脉冲可以被用来使连续
级联级。高到低电平跳变，
使P或可能发生输入，不管逻辑
时钟的电平。
这些计数器设有一间独立的时钟电路。
所做的更改来控制输入（使能P或T或负载）的
将修改的操作模式没有影响，直到计时
发生。计数器的功能（是否使能，显示
禁止时，加载，或数量）将仅由所决定
满足稳定的上升条件和保持时间。
特点
s
可编程同步
s
内部预读的快速计数
s
携带输出为N位的级联
s
同步计数
s
负荷控制线
s
二极管钳位输入
s
典型的传播时间，时钟到Q输出14纳秒
s
典型的时钟频率为32 MHz的
s
典型功耗93毫瓦
订购代码：
订单号
DM74LS161AM
DM74LS161AN
DM74LS163AM
DM74LS163AN
包装数
M16A
N16E
M16A
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
2000仙童半导体公司
DS006397
www.fairchildsemi.com
DM74LS161A DM74LS163A
接线图
逻辑图
DM74LS163A
该DM74LS161A是相似的，然而，明确的缓冲器被直接连接到触发器。
www.fairchildsemi.com
2
DM74LS161A DM74LS163A
时序图
LS161A ， LS163A同步二进制计数器
典型清除，预置，计数并抑制序列
序列：
（ 1 ）清除输出为零
（ 2 ）预设为二进制12
（3 ）计数到13 ， 14 ， 15 ，零个，一个，两个
（4）禁止
www.fairchildsemi.com
4
QQ：2881677436 复制
