DA
C56
DA
49%
FPO
C5
6
DAC56
单片16位分辨率
数位类比转换器
特点
q
完整的D / A转换器：
内部参考电压
±
3V输出运算放大器
引脚允许我
OUT
(
±
1.0毫安）选项
无需外部元件
q
0.012 ％的线性误差MAX
q
12位单调性保证
在0
°
C至+70
°
C
q
±
5V至
±
12V电源
q
建立时间： V
OUT
= 1.5
s;
I
OUT
= 350ns
q
串行数据输入：二进二出的
补
q
16引脚塑料DIP和SOIC
应用
q
过程控制
q
ATE引脚电子级别设置
q
闭环伺服控制
q
自动校准电路进行A / D
板
q
UP- GRADE置换法
乘法D / A
q
X -Y绘图仪
q
DSP处理器板
描述
该DAC56是一个完整的16位单芯片D / A
转换器。完全自包含的具有稳定，
低噪音，内部齐纳电压基准;快速
电流开关;一个梯形电阻网络;和一个低
噪声输出运算放大器都在一个单一的
单芯片。该DAC56工作在很宽的
电源电压范围
±5V
to
±12V.
微分线性误差（ DLE ）是保证
符合规范，无需外部调节。然而
以往，规定了一个外部可调电路
控制MSB误差，微分线性
在双极性零误差，使得DLE在BPZ埃森
tially零，并提供了高的系统性能。
在I / V放大器级包括输出电流
限制电路来保护功放和负荷
过大的电流。这保证了高系统的用户
可靠性。
高速接口能够打卡数据
的速率10MHz的最大的，和它的接口逻辑CON-
含有一个串行数据时钟（输入），串行数据（输入）和
锁存使能（输入）。串行数据在第一计时MSB
成一个16位的寄存器，然后锁存到16位的
并行寄存器。
该DAC56封装在一个16引脚塑料DIP和
16引脚SOIC封装。
R
F
参考
16-Bit
I
OUT
DAC
产量
16位输入锁存器
16位串行到并行转换
时钟LE数据
国际空港工业园邮寄地址：PO Box 11400 ，图森，亚利桑那州85734 街道地址： 6730 S.图森大道，图森，亚利桑那州85706 电话： （ 520 ） 746-1111 TWX ： 910-952-1111
互联网： http://www.burr-brown.com/图文传真： （ 800 ） 548-6133 （美国/加拿大）电缆： BBRCORP 电传： 066-6491 传真： （ 520 ） 889-1510 立即产品信息： （ 800 ） 548-6132
PDS-1231A
1
DAC56
特定网络阳离子
电动
所有规格在+ 25 ℃，电源电压
±5V,
除非另有说明。
DAC56
参数
数字输入
决议
数字输入电平：
(1)
V
IH
V
IL
I
IH
V
I
= +2.7V
I
IL
V
I
= +0.4V
输入时钟频率
准确性
积分非线性误差
微分线性误差
增益误差
双极性零误差
单调性
温度漂移
增益漂移
双极性零点漂移
线性漂移
微分线性漂移
电源灵敏度
收益
双极性零
建立时间
电压输出
6V步
1LSB
电流输出
1毫安步骤
压摆率
模拟输出
电压输出配置
双极性范围
输出电流
输出阻抗
短路持续时间
电流输出配置
双极性范围
输出阻抗
预热时间
电源要求
(4)
电源电压
+V
S
和+ V
L
–V
S
和-V
L
供应排水（无负载）
+V (+V
S
和+ V
L
= +5V)
–V (–V
S
和-V
L
= –5V)
+V (+V
S
和+ V
L
= +12V)
–V (–V
S
和-V
L
= –12V)
功耗
V
S
和V
L
=
±5V
V
S
和V
L
=
±12V
温度范围
规范
存储
条件
民
典型值
16
+2.4
0
+V
L
+0.8
+1
–50
最大
单位
位
V
V
A
A
兆赫
％ FSR的
(3)
％ FSR的
％ FSR的
％ FSR的
位
PPM的FSR /°C的
PPM的FSR /°C的
％ FSR的
％ FSR的
％ FSR / ％V的
％ FSR / ％V的
10
±0.012
±0.024
±1.5
±0.5
12
±60
±20
0 ° C至+ 70°C
0 ° C至+ 70°C
±0.012
±0.024
±V
S
=
±V
L
=
±5VDC
±0.0045
±0.0015
to
±0.006%
FSR的
1.5
1
10 100Ω负载
负载为1kΩ
(3)
350
350
12
s
s
ns
ns
V / μs的
±2.66
±8
±3.0
0.1
不定常见
±1
1.2
±3.34
V
mA
mA
k
民
1
+4.75
–4.75
+5.00
–5.00
+10
–25
+12
–27
175
468
+13.2
–13.2
+17
–35
V
V
mA
mA
mA
mA
mW
mW
°C
°C
260
0
–60
70
100
注： （ 1 ）逻辑输入电平与TTL / CMOS兼容。 （2） ，FSR装置满量程范围，等效于6V （ ±3V ），用于DAC56在V
OUT
模式。 （ 3 ）测量
具有有源钳位到大约200ns的提供低阻抗。 （ 4 ）所有的规格+ V
S
连接到+ V
L
和-V
S
连接到-V
L
。如果供应
分别被连接，-V
L
不得低于-V负
S
以确保适当的操作。没有类似的限制，适用于+ V的价值
L
相对于+ V
S
.
DAC56
2
引脚配置
–5V
1F
–V
S
LCOM
+V
S
+5V
1F
15 TRIM
16位串行
到并行
转变
16-Bit
I
OUT
DAC
14 MSB ADJ
13
12
11
10
9
V
OUT
(±3.0V)
I
OUT
ACOM
1
2
16
16-Bit
DAC锁存器
+5V
1F
+V
L
3
4
5
6
7
8
NC
CLK
LE
数据
–5V
1F
–V
L
控制
逻辑与
水平
移
电路
SJ
R
F
类似物
产量
注意事项：
=模拟公共
=公共逻辑
引脚分配
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
名字
–V
S
LCOM
+V
L
NC
CLK
LE
数据
–V
L
V
OUT
R
F
SJ
ACOM
I
OUT
MSB ADJ
TRIM
+V
S
功能
模拟负电源
常见的逻辑
逻辑正电源
无连接
时钟输入
锁存使能输入
串行数据输入
逻辑负电源
电压输出
反馈电阻
求和点
常见的模拟
电流输出
MSB调整端
MSB修剪锅终端
模拟正电源
绝对最大额定值
直流电源电压............................................... ........................
±15VDC
输入逻辑电压............................................... ............ -1V到+ V
S
/+V
L
功耗................................................ .......................... 850MW
工作温度................................................ ... -25 ° C至+ 70°C
存储温度................................................ ..... -80 ° C至+ 100°C
焊接温度（焊接， 10秒） ........................................... ... + 300℃
静电
放电敏感度
静电放电可能会损害范围从per-
性能降低，完成设备故障。 Burr-
布朗公司建议所有集成电路
被处理和存储使用适当的ESD保护
的方法。
包装信息
产品
DAC56P
DAC56U
包
16引脚塑料DIP
16引脚SOIC
封装图
数
(1)
180
211
注： （ 1 ）有关详细的图纸和维表，请参阅数据结束
片，或的Burr-Brown IC数据手册附录C 。
本文提供的信息被认为是可靠的;但是， BURR -BROWN承担不准确或遗漏不承担任何责任。 BURR -BROWN承担
对于使用这些信息，所有此类信息的使用不承担任何责任应完全由用户自己承担风险。价格和规格如有变更，
恕不另行通知。没有专利的权利或许可给任何此处所描述的电路被暗示或向任何第三方授予的。 BURR -BROWN没有授权或保证
任何Burr-Brown产品用于生命支持设备和/或系统。
3
DAC56
操作说明
一个D的准确性/ A转换器被转印描述
函数示于图1的数字输入到模拟输出
转换器的关系示于表Ⅰ中的误差
在D / A转换器是由于模拟误差的组合
线性电路，匹配和跟踪的性能
梯子和缩放网络，电源抑制和
引用错误。总之，这些误差包括初始
错误，包括增益，偏移，线性度，线性度差，
和电源灵敏度。增益温度漂移
旋转的线（图1）有关的双极零点和
失调漂移左移或右行，在工作
温度范围。大多数的偏移和增益漂移是由于
随着温度的内部参考齐纳二极管的漂移
TURE或时间。
该转换器被设计成使得这些漂移是在相对
方向。通过这种方式，双极性零电压几乎是
不受变化的基准电压。
电源连接
电源去耦电容应加入
在所述连接图中所示（图2） ，以获得最佳
性能和噪声抑制。
这些电容（ 1μF钽推荐）应
连接尽可能接近到转换器。
–5V
1F
–V
S
LCOM
1
2
16
16-Bit
DAC锁存器
+V
S
+5V
1F
15 TRIM
16位串行
到并行
转变
16-Bit
I
OUT
DAC
14 MSB ADJ
13
12
11
10
9
V
OUT
(±3.0V)
I
OUT
ACOM
+5V
1F
+V
L
3
4
5
6
7
8
NC
CLK
LE
数据
–5V
1F
–V
L
控制
逻辑与
水平
移
电路
SJ
R
F
类似物
产量
（ + FSR / 2 ） -1LSB
收益
漂移
所有的位
On
注意事项：
=模拟公共
=公共逻辑
模拟量输入
OFFSET
漂移
图2.连接图。
双极
零
–FSR/2
0111...1111
数字输出
1000...0000
MSB误差调整（可选）
微分线性误差在DAC56的所有代码是
保证符合规格，无需外部调整
换货。但是，如果调整微分线性的
期望在双极性零误差，它可基本上修整
为零使用电路如图3 。
*请参阅表一数字代码定义。
图1.输入与输出对于一个理想的双极D / A
转换器。
470k
修剪15
100k
(1)
200k
1 –V
S
数字输入
二进二出'S
补（ BTC ）
7FFF
H
8000
H
0000
H
FFFF
H
模拟输出
电压（V） ，
V
OUT
模式
+2.999908
–3.000000
0.000000
–0.000092
电流（mA ）
I
OUT
模式
–0.999970
+1.000000
0.000000
+0.030500A
MSB调整14
注： （ 1 ） 10-15圈。
DAC输出
+满量程
=满量程
双极性零
零-1LSB
图3.高位调整电路。
允许充分的预热时间（ 510分钟）至后
保证稳定运行，选择输入的代码FFFF
H
。测
请务必使用6-1 / 2位电压表的输出电压和
记录测量。改变数字输入码
0000
H
。为100ppm的调整100kΩ的电位器（ TCR
每
°C
或建议以下） ，使输出电压
阅读1LSB超过了之前的电压读数
代码（例如： 1LSB = 92μV在FSR = 6V） 。
如果未使用的MSB调节电路，销14和15
应由开放。
表一，数字输入到模拟输出的关系。
数字输入代码
该DAC56接受串行输入数据（ MSB在前）二进制
二进制补码的形式，请参考表一输入/输出
关系。
DAC56
4
(1)
CLK
最高位
数据
(2)
最低位
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
最高位
2
1
LE
(3)
(4)
注：（1）如果时钟的16位数据字输入之间停止时，锁存使能（LE）必须保持低直到下一个16位的数据的第一个时钟之后
字流。 （2）数据格式是二进制补码（ BTC） 。各个数据位分别在相应的时钟上升沿移入。 （3）锁存
使能（ LE ）必须保持持续负后低的至少一个时钟周期。 （4）锁存使能（ LE）的要高至少一个时钟周期之前，将
消极的。
图4.输入时序图。
输入时序注意事项
图4和5是指需要进行接口的输入定时
DAC56的输入到串行输入数据流。串行数据
被接受的二进制补码的最高位是
首先加载。数据的时钟在正向时钟（ CLK ，
引脚5）的边缘和被锁存到DAC输入寄存器上
负向锁存使能（ LE ，引脚6）的边缘。
锁存使能输入必须是高的，至少一个时钟周期
前变低，然后必须保持低电平至少一
时钟周期。最后一个16位数据移入串行输入
寄存器是那些被转移到DAC输入寄存器
当锁存使能变低。换言之，当超过
16个时钟周期发生之间的锁存使能，只有数据
在过去的16个时钟存在将被转移到
DAC输入寄存器。
图4给出了所需的一般的输入格式
DAC56 。图5示出的特定的关系
各种信号和它们的定时约束。
>为40ns
数据
最低位
最高位
>15ns >15ns
CLK
>为40ns
>为40ns
>为100ns
>为5ns
> 15ns的
LE
>一个时钟周期
>一个时钟周期
图5.输入时序关系。
5
DAC56
QQ：2880707522 复制
