DM2502 DM2503 DM2504逐次逼近寄存器
1995年11月
DM2502 DM2503 DM2504逐次逼近
注册
概述
该DM2502 DM2503和DM2504是8位和12位
TTL寄存器设计用于逐次逼近使用
AD转换器，这些器件包含所有的逻辑和
必要在组合的控制电路与DA的CON-
换器执行逐次逼近模拟 - 数字
转换
该DM2502具有8位串行能力，而不是EX-
pandable的DM2503有8位，可扩展与 -
从串行功能的DM2504具有12位串行
性能和可扩展性
所有这三款器件都在陶瓷DIP陶瓷flat-可用
小唐和成型环氧-B蘸DM2502和DM2503
DM2504工作在
b
55 ℃
a
125 C的DM2502C
DM2503C及DM2504C工作在0℃至
a
70 C
特点
Y
Y
Y
Y
Y
Y
Y
完整的逻辑逐次逼近型AD CON-
变流器
8位和12位寄存器
能短周期或扩大经营
连续或启停操作
兼容使用任何逻辑代码DA转换器
低电平或高电平有效逻辑输出
使用作为通用串行 - 并行转换器或
环网柜
逻辑图
连接图
（双列直插式和扁平封装）
DM2502 DM2503
DM2504
TL F 5702 - 1
订单号DM2502J DM2502CJ DM2503J
或DM2503CJ
见NS包装J16A
订单号DM2502CN或DM2503CN
见NS包装N16A
订单号DM2502W DM2502CW DM2503W
或DM2503CW
见NS包装W16A
订单号DM2504F或DM2504CJ
见NS包装F24D
订单号DM2504J或DM2504CJ
见NS包装J24A
订单号DM2504CN
见NS包装N24A
C
1995年全国半导体公司
TL F 5702
RRD - B30M115印制在U S A
绝对最大额定值
电源电压
输入电压
输出电压
存储温度范围
引线温度（焊接10秒）
（注1 ）
7V
5 5V
工作条件
民
电源电压V
CC
DM2502C DM2503C
DM2504C
DM2502 DM2503
DM2504
温度T
A
DM2502C DM2503C
DM2504C
DM2502 DM2503
DM2504
4 75
45
最大
5 25
55
单位
V
V
5 5V
b
65℃，以
a
150 C
300 C
0
b
55
a
70
a
125
C
C
电气特性
（注2和3 ）V
CC
e
5 0V
参数
逻辑' 1'， '输入电压（V
IH
)
逻辑' 1'， '输入电流（I
IH
)
CP输入
（E S）输入
所有的输入
逻辑'' 0 ''输入电压（V
IL
)
逻辑'' 0 ''输入电流（I
IL
)
CP S输入
D E输入
逻辑' 1 '输出电压（V
OH
)
输出短路电流
（注4 ） （我
OS
)
逻辑' 0 '输出电压（V
OL
)
电源电流（I
CC
)
DM2502C
DM2502
DM2503C
DM2503
DM2504C
DM2504
传播延迟为逻辑'' 0''
从CP到任何输出（T
pd0
)
传播延迟为逻辑'' 0''
从E到Q7 （ Q11 ）输出（T
pd0
)
传播延迟为逻辑' 1 ''
从CP到任何输出（T
pd1
)
传播延迟为逻辑' 1 ''
从E到Q7 （ Q11 ）输出（T
pd1
)
建立时间数据输入（T
S（ D）
)
建立时间启动输入（T
s(S
)
最低低CP宽度（T
PWL
)
最小高CP宽度（T
威尔斯亲王医院
)
最大时钟频率（f
最大
)
V
CC
e
民
V
CC
e
最大
V
IH
e
2 4V
V
IH
e
2 4V
V
IH
e
5 5V
V
CC
e
民
V
CC
e
最大
V
IL
e
0 4V
V
IL
e
0 4V
V
CC
e
闵我
OH
e
0 48毫安
条件
T
A
e
25 C C
L
e
15 pF的，除非另有说明
民
20
6
6
40
80
10
08
b
1 0
b
1 0
b
1 6
b
3 2
b
45
典型值
最大
单位
V
mA
mA
mA
V
mA
mA
V
mA
V
mA
mA
mA
mA
mA
mA
ns
ns
24
b
10
36
b
20
V
CC
e
MAX V
OUT
e
0 0V
输出高CP S增强低辐射LOW
V
CC
e
闵我
OL
e
9 6毫安
V
CC
e
所有的最大输出低
02
65
65
60
60
90
90
10
18
16
04
95
85
90
80
124
110
28
24
CP高的低
DM2503 DM2503C DM2504
DM2504C只有
10
CP高的低
DM2503 DM2503C DM2504
DM2504C只有
b
10
26
13
38
19
ns
ns
4
9
30
17
8
16
42
24
ns
ns
ns
ns
兆赫
0
15
21
注1
''绝对最大额定值''是那些价值超过该设备的安全性不能得到保证除'工作温度范围''
它们不意味着暗示该设备应在这些限制下操作的''电气特性“”该表提供了条件，实际的设备
手术
注2
除非另有说明，最小最大限制适用跨越
b
55 ℃
a
125℃的温度范围为DM2502 DM2503和DM2504和整个
0 ℃
a
70℃范围内的DM2502C DM2503C及DM2504C所有标准被定为V
CC
e
5 0V和T
A
e
25 C
注3
所有电流为器件引脚显示为阳性出来的器件引脚为负电压，所有引用到地面，除非另有说明，所有显示的值
为最大或最小的绝对值基础
注4
只有一个输出在时间应短
2
应用信息
手术
该寄存器由一组主锁存器充当的
就在设备和状态变化的控制元件
输入时钟高电平到低电平的转换和一组从锁存器
该保持寄存器中的数据，并改变所输入的时钟
由低到高的转变外部设备作为一种特殊的
接受数据的通用的串行 - 并行转换器
寄存器的D输入端和将数据发送到相应的
从锁存器出现在寄存器输出和输出DO
穿上DM2502和DM2504当时钟云从
低到高的有上的数据输入它没有任何限制
在任何时候，除了在很短的时间可以改变状态
中心在时钟由低到高的转变在同一
时间数据输入寄存器位的下一个少显著
位寄存器被设置为一个低的准备下一次迭代
该寄存器由持有S（开始）复位信号低电平能很好地协同
荷兰国际集团的时钟由低到高的转变寄存器同步的
nously复位到状态Q7 （11）低和所有剩余的
注册产出高的Q
CC
（转换完成）显
纳尔也设置高在这个时间对于S信号不应该
带回高，直到时钟低到高的转变后，
为了保证正确复位后的时钟有
去高复位寄存器在S信号必须重新
移动在下一个时钟低到高的转变上的数据
D输入端被置入Q7 （11）寄存器位和Q6的
（10）的寄存器位被设置为一个低的准备下一个时钟周期
在下一个时钟低到高的转变数据进入Q6
（10）寄存器比特位和Q5 （9）被设置为低，此操作
重复每个寄存器位依次直至寄存器
填充当数据进入Q0的Q
CC
信号
变为低电平，寄存器的进一步变化抑制
直到重新被启动的信号
该DM2502 DM2503和DM2504具有专门量身
lored两相时钟发生器，以提供非重叠
两相的时钟脉冲（即时钟波形相交
下面他们开车门的阈值），因此，即使在
在时钟输入很慢的dV dt的速率（例如，从厘清
tively弱比较器输出）不当的逻辑运算
不会导致
LOGIC码
所有这三个寄存器可以通过各种逻辑代码操作
二的补码被用于通过偏移compara-
器
全系列
a
LSB的和使用的补
MSB （ Q7或Q11 ）与二元DA转换器偏移二进制
用相同的方式，但用的MSB （Q7或Q11）
BCD DA转换器可以用加入了非法使用
代码抑制逻辑
高有效或低逻辑
该寄存器可以与任何DA转换器中使用的
需要一个低电压电平来打开或DA转换器，其
需要一个高电压电平来打开如果DA中的开关
转换器用于其打开与一个低逻辑电平的
从寄存器产生的数字输出为低电平即
为逻辑'1 '表示为一个低电压电平。如果DA
转换器所使用的导通与高逻辑电平，然后
数字输出为高电平逻辑' 1 '表示为
高电压电平
膨胀操作
在DM2503和DM2504低电平有效使能输入E
允许寄存器被连接在一起以形成一个更长的
通过连接在并行时钟D和S的输入寄存器
和连接在Q
CC
一个寄存器的输出输入E
下一个少显著寄存器时开始复位
在注册电子信号变高迫使Q7 （ 11 ）位
高和接受数据，直到抑制寄存器
以前的寄存器满和其Q
CC
变低，如果只有一个
寄存器用于所述E个输入应为低逻辑举行
水平
时序图
DM2502 DM2503
TL F 5702 - 2
3
应用信息
（续）
短周期
如果所有位都无须登记册可能会被截断，并
转换时间节省通过使用寄存器输出变低
甚则Q
CC
信号以指示转换结束
如果寄存器被截断，并在连续操作
转换模式的锁定状态可能会在电源出现
导通这个条件，可避免通过使起动
输入Q的OR功能
CC
和适当的寄存器
产量
条款的德网络nition
CP
该寄存器的时钟输入
D
该寄存器的串行数据输入
DO
串行数据输出（在D输入延迟1位）
E
寄存器使该输入用于扩大
该寄存器的长度和高度时力Q7 （ 11 ）
寄存器输出高，抑制转换时不使用
用于扩展使能保持在低逻辑电平
（接地）
Q
i
i
e
7 （11） 0
该寄存器的输出
Q
CC
转换完成输出，该输出遗体
在转换过程中高变低时，转换为
完整
Q7 (11)
该寄存器的MSB的真正输出
Q7 (11)
该寄存器的MSB的补输出
S
开始输入。如果一开始输入保持低电平至少一个
时钟周期寄存器将被重置为Q7 （ 11 ）低和所有
其余输出高启动脉冲是低了
较短的时间周期可以如果它满足建立时间可以使用
S输入端的要求
比较器偏置
下面最小化的数字误差
g
LSB的compara-
器必须被偏置如果DA转换器被用于该重新
张塌塌米的低电压电平来打开比较应
有偏见
a
LSB如果D A转换器需要高
逻辑电平以接通比较器必须被偏置
b
最低位
真值表
DM2502 DM2503
时间
t
n
0
1
2
3
4
5
6
7
8
9
10
D
X
D7
D6
D5
D4
D3
D2
D1
D0
X
X
X
输入
S
L
H
H
H
H
H
H
H
H
H
X
X
E
2
L
L
L
L
L
L
L
L
L
L
L
H
D0
3
X
X
D7
D6
D5
D4
D3
D2
D1
D0
X
X
Q7
X
L
D7
D7
D7
D7
D7
D7
D7
D7
D7
H
Q6
X
H
L
D6
D6
D6
D6
D6
D6
D6
D6
NC
Q5
X
H
H
L
D5
D5
D5
D5
D5
D5
D5
NC
输出
1
Q4
X
H
H
H
L
D4
D4
D4
D4
D4
D4
NC
H
L
X
Q3
X
H
H
H
H
L
D3
D3
D3
D3
D3
NC
Q2
X
H
H
H
H
H
L
D2
D2
D2
D2
NC
Q1
X
H
H
H
H
H
H
L
D1
D1
D1
NC
Q0
X
H
H
H
H
H
H
H
L
D0
D0
NC
Q
CC
X
H
H
H
H
H
H
H
H
L
L
NC
注1
对于DM2504真值表被扩展成包括12个输出
注2
用于DM2502真值表不包括电子列或列于真值表最后一行
注3
用于DM2503真值表不包括D0列
e
高电压电平
e
低电压电平
e
不在乎
NC
e
没有变化
典型应用
BCD非法代码抑制
高电平有效
低电平有效
TL F 5702 - 3
4
QQ：2880707522 复制
