CY2318ANZ
18路输出, 3.3V的SDRAM缓冲区的
台式机与4个DIMM
特点
一个输入18输出缓冲/驱动器
支持多达四个SDRAM DIMM的
反馈两个附加输出
串行接口,用于单独输出控制
150PS典型的输出,输出偏斜
高达100 MHz运行
专用OE引脚用于测试
节省空间的48引脚SSOP封装
3.3V工作电压
功能说明
该CY2318ANZ是一个3.3V的缓冲设计,分发
高速时钟的PC应用程序。该器件具有18输出,
其中16个可以被用于驱动多达四个的SDRAM DIMM时,
和剩余的可用于外部反馈到锁相环(PLL) 。
该器件工作在3.3V和输出可以运行多达100个
兆赫,从而使其与奔腾II兼容
处理器。
该CY2318ANZ可以配合使用的CY2280 ,
CY2281 , CY2282或类似的时钟合成为一个完整的
奔腾II的主板解决方案。
该CY2318ANZ还包括一个串行接口,可以
启用或禁用每个输出时钟。上电时,所有的输出
时钟使能(内部上拉) 。一个单独的输出
使能引脚有利于测试的ATE 。
框图
引脚配置
SSOP
顶视图
BUF_IN
SDRAM0
SDRAM1
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
SDRAM13
SDRAM14
SDRAM15
SDRAM16
SDRAM17
OE
SDATA
串行接口
解码
SCLOCK
NC
NC
V
DD
SDRAM0
SDRAM1
V
SS
V
DD
SDRAM2
SDRAM3
V
SS
BUF_IN
V
DD
SDRAM4
SDRAM5
V
SS
V
DD
SDRAM6
SDRAM7
V
SS
V
DD
SDRAM16
V
SS
V
DDIIC
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
NC
NC
V
DD
SDRAM15
SDRAM14
V
SS
V
DD
SDRAM13
SDRAM12
V
SS
OE
V
DD
SDRAM11
SDRAM10
V
SS
V
DD
SDRAM9
SDRAM8
V
SS
V
DD
SDRAM17
V
SS
V
SSIIC
SCLOCK
赛普拉斯半导体公司
文件编号: 38-07181牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月19日
CY2318ANZ
销摘要
名字
V
DD
V
SS
V
DDIIC
V
SSIIC
BUF_IN
OE
SDATA
SCLK
SDRAM [ 0-3 ]
SDRAM [ 4-7 ]
SDRAM [ 8-11 ]
引脚
3, 7, 12, 16, 20, 29, 33, 37, 42, 46
23
26
11
38
24
25
4, 5, 8, 9
13, 14, 17, 18
31, 32, 35, 36
描述
3.3V数字电源
串行接口电源
地面串行接口
输入时钟(可承受5V )
输出低电平时,使能(高电平有效) ,三态输出
[1]
串行数据输入
[1]
串行时钟输入
[1]
SDRAM字节0的时钟输出
SDRAM字节1时钟输出
SDRAM字节2时钟输出
SDRAM字节3时钟输出
SDRAM的时钟输出反馈可用
保留为将来修改,不连接系统
6 , 10 , 15 , 19 , 22 , 27 , 30 , 34 , 39 , 43地
SDRAM [ 12-15 ] 40 , 41 , 44 , 45
SDRAM [ 16-17 ] 21 , 28
N / C
1, 2, 47, 48
注意:
1.内部上拉电阻到V
DD
(价值> 100千欧)
设备功能
OE
0
1
SDRAM [ 0-17 ]
高阻
1个BUF_IN
文件编号: 38-07181牧师* B
第2 9
CY2318ANZ
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序:
字节0 - 位7 , 6,5 ,4, 3,2, 1,0
字节1 - 位7 , 6,5 ,4, 3,2, 1,0
.
.
字节的N - 位7 , 6,5 ,4, 3,2, 1,0
保留,未使用的位应设定为“0” 。
为CY2318ANZ串行接口地址为:
字节1 : SDRAM的有效/无效注册
( 1 =有效, 0 =无效) ,默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
针#
45
44
41
40
36
35
32
31
描述
SDRAM15 (有效/无效)
SDRAM14 (有效/无效)
SDRAM13 (有效/无效)
SDRAM12 (有效/无效)
SDRAM11 (有效/无效)
SDRAM10 (有效/无效)
SDRAM9 (有效/无效)
SDRAM8 (有效/无效)
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
位0
字节2 : SDRAM的有效/无效注册
( 1 =有效, 0 =无效) ,默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针#
28
21
--
--
--
--
--
--
描述
SDRAM17 (有效/无效)
SDRAM16 (有效/无效)
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
字节0 : SDRAM的有效/无效注册
( 1 =有效, 0 =无效) ,默认=活动
位
针#
描述
SDRAM7 (有效/无效)
SDRAM6 (有效/无效)
SDRAM5 (有效/无效)
SDRAM4 (有效/无效)
SDRAM3 (有效/无效)
SDRAM2 (有效/无效)
SDRAM1 (有效/无效)
SDRAM0 (有效/无效)
7位18
位6月17日
第5位14
4位13
第3位9
第2位8
第1位5
位0 4
文件编号: 38-07181牧师* B
第3 9
CY2318ANZ
最大额定值
电源电压对地电位..................- 0.5 + 7.0V
直流输入电压(除BUF_IN ) .......... -0.5V到V
DD
+ 0.5
直流输入电压( BUF_IN ) .............................. -0.5V至7.0V
存储温度.................................. -65 ° C至+ 150°C
结温............................................... + 150℃
静电放电电压............................................ >2000V
(每MIL -STD -883方法3015 )
工作条件
参数
V
DD
, V
DDIIC
T
A
C
L
C
IN
t
PU
电源电压
工作温度(环境温度)
负载电容
输入电容
上电时间为所有V
DD
s到达到指定的最低电压
(功率坡道必须是单调)
0.05
描述
分钟。
3.135
0
20
马克斯。
3.465
70
30
7
50
单位
V
°C
pF
pF
ms
电气特性
在整个工作范围
参数
V
IL
V
ILiic
V
IH
I
IL
I
IL
I
IH
V
OL
V
OH
I
DD
I
DD
I
DD
I
DD
I
DDS
描述
输入低电压
[2]
输入低电压
输入高电压
[2]
输入低电平电流
( BUF_IN输入)
输入低电平电流
(除BUF_IN引脚)
输入高电流
输出低电压
[3]
输出高电压
[3]
电源电流
[3]
电源电流
电源电流
[3]
电源电流
电源电流
V
IN
= 0V
V
IN
= 0V
V
IN
= V
DD
I
OL
= 25毫安
I
OH
= -36毫安
空载输出, 100MHz的
加载输出, 100MHz的
空载输出, 66.67兆赫
加载输出, 66.67兆赫
BUF_IN = V
DD或
V
SS,
所有其他输入在V
DD
2.4
200
360
150
230
500
–10
测试条件
对于除串口的所有引脚
接口引脚
对于串行引脚只
2.0
–10
10
100
10
0.4
分钟。
马克斯。
0.8
0.7
单位
V
V
V
A
A
A
V
V
mA
mA
mA
mA
A
注意事项:
2. BUF_IN输入为V的阈值电压
DD
/2.
3.参数是通过设计和特性保证。不是100 %生产测试。
文件编号: 38-07181牧师* B
第4页第9
CY2318ANZ
开关特性
[4]
参数
名字
最大工作频率
占空比
[3, 5]
= t
2
÷
t
1
t
3
t
4
t
5
t
6
t
7
t
8
t
9
上升沿率
[3]
下降沿率
[3]
输出到输出偏斜
[3]
SDRAM缓冲LH支柱。延迟
[3]
SDRAM缓冲HL支柱。延迟
[3]
SDRAM缓冲延迟启用
[3]
SDRAM缓冲禁用延迟
[3]
测量1.5V
测量0.4V和2.4V之间
测量2.4V和0.4V之间
所有输出同样装
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
1.0
1.0
1.0
1.0
45.0
0.9
0.9
50.0
1.5
1.5
150
3.5
3.5
5
20
测试条件
分钟。
典型值。
马克斯。
100
55.0
4.0
4.0
250
5.0
5.0
12
30
单位
兆赫
%
V / ns的
V / ns的
ps
ns
ns
ns
ns
开关波形
占空比时序
t
1
t
2
1.5V
1.5V
1.5V
所有输出上升/下降时间
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
产量
输出输出扭曲
产量
1.5V
产量
t
5
1.5V
注意事项:
4.与负载输出指定的所有参数。
输入时钟的5占空比为50%。上升沿和下降沿速率大于1伏/毫微秒。
文件编号: 38-07181牧师* B
第5 9
CY2318ANZ
18路输出, 3.3V的SDRAM缓冲区的
台式机与4个DIMM
特点
一个输入18输出缓冲/驱动器
支持多达四个SDRAM DIMM的
反馈两个附加输出
串行接口,用于单独输出控制
150PS典型的输出,输出偏斜
高达100 MHz运行
专用OE引脚用于测试
节省空间的48引脚SSOP封装
3.3V工作电压
功能说明
该CY2318ANZ是一个3.3V的缓冲设计,分发
高速时钟的PC应用程序。该器件具有18输出,
其中16个可以被用于驱动多达四个的SDRAM DIMM时,
和剩余的可用于外部反馈到锁相环(PLL) 。
该器件工作在3.3V和输出可以运行多达100个
兆赫,从而使其与奔腾II兼容
处理器。
该CY2318ANZ可以配合使用的CY2280 ,
CY2281 , CY2282或类似的时钟合成为一个完整的
奔腾II的主板解决方案。
该CY2318ANZ还包括一个串行接口,可以
启用或禁用每个输出时钟。上电时,所有的输出
时钟使能(内部上拉) 。一个单独的输出
使能引脚有利于测试的ATE 。
框图
引脚配置
SSOP
顶视图
BUF_IN
SDRAM0
SDRAM1
SDRAM2
SDRAM3
SDRAM4
SDRAM5
SDRAM6
SDRAM7
SDRAM8
SDRAM9
SDRAM10
SDRAM11
SDRAM12
SDRAM13
SDRAM14
SDRAM15
SDRAM16
SDRAM17
OE
SDATA
串行接口
解码
SCLOCK
NC
NC
V
DD
SDRAM0
SDRAM1
V
SS
V
DD
SDRAM2
SDRAM3
V
SS
BUF_IN
V
DD
SDRAM4
SDRAM5
V
SS
V
DD
SDRAM6
SDRAM7
V
SS
V
DD
SDRAM16
V
SS
V
DDIIC
SDATA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
NC
NC
V
DD
SDRAM15
SDRAM14
V
SS
V
DD
SDRAM13
SDRAM12
V
SS
OE
V
DD
SDRAM11
SDRAM10
V
SS
V
DD
SDRAM9
SDRAM8
V
SS
V
DD
SDRAM17
V
SS
V
SSIIC
SCLOCK
赛普拉斯半导体公司
文件编号: 38-07181牧师* B
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年1月19日
CY2318ANZ
销摘要
名字
V
DD
V
SS
V
DDIIC
V
SSIIC
BUF_IN
OE
SDATA
SCLK
SDRAM [ 0-3 ]
SDRAM [ 4-7 ]
SDRAM [ 8-11 ]
引脚
3, 7, 12, 16, 20, 29, 33, 37, 42, 46
23
26
11
38
24
25
4, 5, 8, 9
13, 14, 17, 18
31, 32, 35, 36
描述
3.3V数字电源
串行接口电源
地面串行接口
输入时钟(可承受5V )
输出低电平时,使能(高电平有效) ,三态输出
[1]
串行数据输入
[1]
串行时钟输入
[1]
SDRAM字节0的时钟输出
SDRAM字节1时钟输出
SDRAM字节2时钟输出
SDRAM字节3时钟输出
SDRAM的时钟输出反馈可用
保留为将来修改,不连接系统
6 , 10 , 15 , 19 , 22 , 27 , 30 , 34 , 39 , 43地
SDRAM [ 12-15 ] 40 , 41 , 44 , 45
SDRAM [ 16-17 ] 21 , 28
N / C
1, 2, 47, 48
注意:
1.内部上拉电阻到V
DD
(价值> 100千欧)
设备功能
OE
0
1
SDRAM [ 0-17 ]
高阻
1个BUF_IN
文件编号: 38-07181牧师* B
第2 9
CY2318ANZ
串行配置地图
串行位将通过在下面的时钟驱动器中读取
顺序:
字节0 - 位7 , 6,5 ,4, 3,2, 1,0
字节1 - 位7 , 6,5 ,4, 3,2, 1,0
.
.
字节的N - 位7 , 6,5 ,4, 3,2, 1,0
保留,未使用的位应设定为“0” 。
为CY2318ANZ串行接口地址为:
字节1 : SDRAM的有效/无效注册
( 1 =有效, 0 =无效) ,默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
针#
45
44
41
40
36
35
32
31
描述
SDRAM15 (有效/无效)
SDRAM14 (有效/无效)
SDRAM13 (有效/无效)
SDRAM12 (有效/无效)
SDRAM11 (有效/无效)
SDRAM10 (有效/无效)
SDRAM9 (有效/无效)
SDRAM8 (有效/无效)
A6
1
A5
1
A4
0
A3
1
A2
0
A1
0
A0
1
读/写
----
位0
字节2 : SDRAM的有效/无效注册
( 1 =有效, 0 =无效) ,默认=活动
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针#
28
21
--
--
--
--
--
--
描述
SDRAM17 (有效/无效)
SDRAM16 (有效/无效)
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
版权所有,开车到0
字节0 : SDRAM的有效/无效注册
( 1 =有效, 0 =无效) ,默认=活动
位
针#
描述
SDRAM7 (有效/无效)
SDRAM6 (有效/无效)
SDRAM5 (有效/无效)
SDRAM4 (有效/无效)
SDRAM3 (有效/无效)
SDRAM2 (有效/无效)
SDRAM1 (有效/无效)
SDRAM0 (有效/无效)
7位18
位6月17日
第5位14
4位13
第3位9
第2位8
第1位5
位0 4
文件编号: 38-07181牧师* B
第3 9
CY2318ANZ
最大额定值
电源电压对地电位..................- 0.5 + 7.0V
直流输入电压(除BUF_IN ) .......... -0.5V到V
DD
+ 0.5
直流输入电压( BUF_IN ) .............................. -0.5V至7.0V
存储温度.................................. -65 ° C至+ 150°C
结温............................................... + 150℃
静电放电电压............................................ >2000V
(每MIL -STD -883方法3015 )
工作条件
参数
V
DD
, V
DDIIC
T
A
C
L
C
IN
t
PU
电源电压
工作温度(环境温度)
负载电容
输入电容
上电时间为所有V
DD
s到达到指定的最低电压
(功率坡道必须是单调)
0.05
描述
分钟。
3.135
0
20
马克斯。
3.465
70
30
7
50
单位
V
°C
pF
pF
ms
电气特性
在整个工作范围
参数
V
IL
V
ILiic
V
IH
I
IL
I
IL
I
IH
V
OL
V
OH
I
DD
I
DD
I
DD
I
DD
I
DDS
描述
输入低电压
[2]
输入低电压
输入高电压
[2]
输入低电平电流
( BUF_IN输入)
输入低电平电流
(除BUF_IN引脚)
输入高电流
输出低电压
[3]
输出高电压
[3]
电源电流
[3]
电源电流
电源电流
[3]
电源电流
电源电流
V
IN
= 0V
V
IN
= 0V
V
IN
= V
DD
I
OL
= 25毫安
I
OH
= -36毫安
空载输出, 100MHz的
加载输出, 100MHz的
空载输出, 66.67兆赫
加载输出, 66.67兆赫
BUF_IN = V
DD或
V
SS,
所有其他输入在V
DD
2.4
200
360
150
230
500
–10
测试条件
对于除串口的所有引脚
接口引脚
对于串行引脚只
2.0
–10
10
100
10
0.4
分钟。
马克斯。
0.8
0.7
单位
V
V
V
A
A
A
V
V
mA
mA
mA
mA
A
注意事项:
2. BUF_IN输入为V的阈值电压
DD
/2.
3.参数是通过设计和特性保证。不是100 %生产测试。
文件编号: 38-07181牧师* B
第4页第9
CY2318ANZ
开关特性
[4]
参数
名字
最大工作频率
占空比
[3, 5]
= t
2
÷
t
1
t
3
t
4
t
5
t
6
t
7
t
8
t
9
上升沿率
[3]
下降沿率
[3]
输出到输出偏斜
[3]
SDRAM缓冲LH支柱。延迟
[3]
SDRAM缓冲HL支柱。延迟
[3]
SDRAM缓冲延迟启用
[3]
SDRAM缓冲禁用延迟
[3]
测量1.5V
测量0.4V和2.4V之间
测量2.4V和0.4V之间
所有输出同样装
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
输入边沿大于1 V / ns的
1.0
1.0
1.0
1.0
45.0
0.9
0.9
50.0
1.5
1.5
150
3.5
3.5
5
20
测试条件
分钟。
典型值。
马克斯。
100
55.0
4.0
4.0
250
5.0
5.0
12
30
单位
兆赫
%
V / ns的
V / ns的
ps
ns
ns
ns
ns
开关波形
占空比时序
t
1
t
2
1.5V
1.5V
1.5V
所有输出上升/下降时间
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
产量
输出输出扭曲
产量
1.5V
产量
t
5
1.5V
注意事项:
4.与负载输出指定的所有参数。
输入时钟的5占空比为50%。上升沿和下降沿速率大于1伏/毫微秒。
文件编号: 38-07181牧师* B
第5 9