CY2308
3.3V零延迟缓冲器
特点
■
■
■
■
■
■
■
■
■
零输入输出传输延迟，可调电容
负载FBK输入
多种配置，请参阅
可用CY2308配置
第3页上
多个低输出偏斜
两家银行的四路输出，三stateable两个选择输入
10 MHz至133 MHz的工作范围
75 ps的典型周期到周期抖动（ 15 PF， 66兆赫）
节省空间的16引脚150密耳SOIC封装或16引脚TSSOP
3.3V操作
提供工业级温度
该CY2308有四个输出两家银行各被控制
通过选择输入端，如图中的表
选择输入解码
如果所有的输出时钟不要求第2页上， B银行是
三态。输入时钟被直接施加到该输出
芯片和系统测试目的的选择输入。
该CY2308 PLL进入省电状态，当没有
在REF输入的上升沿。在这种模式下，所有的输出都
三态并且PLL被关闭导致小于50
μA
的电流消耗。锁相环在另外两个案件关闭
表中所示的
选择输入解码
第2页。
多CY2308设备接受相同的输入时钟和
在一个系统中分发。在这种情况下，之间的歪斜
两款器件的输出小于700 ps的。
该CY2308有五种不同的配置如图所示
在表中
可用CY2308配置
第3页上的
CY2308-1是基座部分，其中输出频率等于
参考如果在反馈路径中没有计数器。该
CY2308-1H是的的高驱动版本-1和兴衰
在此设备上的时间是要快得多。
该CY2308-2使得用户能够获得2X和1X频率
每个输出行。的确切配置和输出
频率取决于驱动器反馈引脚输出。
该CY2308-3使得用户能够获得4X和2X频率
上的输出。
该CY2308-4使得用户能够获得关于所有2X时钟
输出。因此，该部分是非常通用的，并用于在一个
各种应用程序。
该CY2308-5H与REF / 2高驱动版本上都
银行。
功能说明
该CY2308是3.3V零延迟缓冲器设计分布
在高速时钟PC，工作站，数据通信，电信，和
其它高性能应用。
该器件具有片上PLL的锁定到输入时钟
呈现在REF引脚。 PLL反馈驱动到
FBK销，并从输出中的一个获得的。该
输入至输出偏斜小于350 ps的输出至输出
偏斜小于200 ps的。
逻辑框图
/2
REF
PLL
MUX
FBK
CLKA1
CLKA2
/2
额外的除法器（ -3 ， -4 ）
额外的除法器（ -5H ）
CLKA3
CLKA4
S2
S1
选择输入
解码
/2
CLKB1
CLKB2
CLKB3
额外的分频器（ -2，-3 ）
CLKB4
赛普拉斯半导体公司
文件编号： 38-07146牧师* H
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2009年3月12日
[+ ]反馈
CY2308
引脚配置
图1.引脚图 - 16引脚SOIC （顶视图）
REF
CLKA1
CLKA2
V
DD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
FBK
CLKA4
CLKA3
V
DD
GND
CLKB4
CLKB3
S1
表1.引脚定义 - 16引脚SOIC
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
REF
[1]
CLKA1
[2]
CLKA2
[2]
V
DD
GND
CLKB1
[2]
CLKB2
[2]
S2
[3]
S1
[3]
CLKB3
[2]
CLKB4
[2]
GND
V
DD
CLKA3
[2]
CLKA4
[2]
FBK
信号
时钟输出， A银行
时钟输出， A银行
3.3V电源
地
时钟输出， B银行
时钟输出， B银行
选择输入， 2位
选择输入， 1位
时钟输出， B银行
时钟输出， B银行
地
3.3V电源
时钟输出， A银行
时钟输出， A银行
PLL反馈输入
描述
输入参考频率，可承受5V输入
选择输入解码
S2
0
0
1
1
S1
0
1
0
1
时钟A1A4
三州
驱动的
驱动的
[4]
驱动的
时钟B1B4
三州
三州
驱动的
[4]
驱动的
输出源
PLL
PLL
参考
PLL
PLL关闭
Y
N
Y
N
笔记
1.弱上拉了下来。
2.弱上拉下来的所有输出。
3.弱上拉跌宕这些输入。
4.输出倒在2308-2和2308-3旁路模式时， S2 = 1， S1 = 0 。
文件编号： 38-07146牧师* H
分页： 15 2
[+ ]反馈
CY2308
可用CY2308配置
设备
CY2308–1
CY2308–1H
CY2308–2
CY2308–2
CY2308–3
CY2308–3
CY2308–4
CY2308–5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
参考
参考
Reference/2
参考
引用或参考
[5]
2 X参考
2 X参考
参考/ 2
B组频率
零延迟和偏移控制
图2. REF 。输入CLKA / CLKB延迟与差异FBK引脚和CLKA / CLKB引脚之间加载
关闭CY2308的反馈环路中， FBK引脚被驱动
从任意的八个可用输出管脚。输出驱动
FBK引脚驱动的7 pF的总负荷加上任何额外的负载
它的驱动器。该输出的剩余的相对负载
输出调节的输入 - 输出延迟。这示于
图2中。
对于需要零输入输出延时，所有输出的应用
包括一个提供反馈同样加载。
如果需要的输入 - 输出延迟的调整中，使用
零
延迟和偏移控制
图形计算负载的差异
反馈输出和剩余产出之间。
对于零输出，输出偏斜，输出同样加载。为
使用CY2308的更多信息，请参考应用笔记
“ CY2308 ：零延迟缓冲器”。
记
5.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用CY2308-2 。
文件编号： 38-07146牧师* H
第15 3
[+ ]反馈
CY2308
最大额定值
电源电压对地电位................- 0.5V至+ 7.0V
DC输入电压（参考文献除外） .............. -0.5V到V
DD
+ 0.5V
直流输入电压REF ........................................... -0.5到7V
存储温度.................................. -65 ° C至+ 150°C
结温................................................ .. 150℃
静电放电电压
（ MIL -STD -883方法3015 ） .................................... >2000V
工作条件商用温度装置
参数
V
DD
T
A
C
L
C
IN
t
PU
电源电压
工作温度（环境温度）
负载电容，低于100 MHz的
负载电容，从100 MHz到133 MHz的
输入电容
[6]
上电时所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
描述
民
3.0
0
–
–
–
0.05
最大
3.6
70
30
15
7
50
单位
V
°C
pF
pF
pF
ms
电气特性的商用温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
（ PD模式）
I
DD
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
[7]
输出高电压
[7]
V
IN
= 0V
V
IN
= V
DD
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OL
= 12 MA（ -1H ， -5H ）
I
OH
= -8毫安（ -1，-2 ，-3，-4 ）
I
OH
= -12毫安（ -1H ， -5H ）
空载输出， 100MHz的REF ，
在V选择输入
DD
或GND
空载输出， 66 MHz的REF
(–1, –2, –3, –4)
空载输出， 33 MHz的REF
(–1, –2, –3, –4)
测试条件
民
–
2.0
–
–
–
2.4
–
–
–
–
–
最大
0.8
–
50.0
100.0
0.4
–
12.0
45.0
70.0
(–1H,–5H)
32.0
18.0
单位
V
V
μA
μA
V
V
μA
mA
mA
mA
mA
掉电电源电流REF = 0兆赫
电源电流
开关特性的商用温度装置
参数
[8]
t
1
t
1
t
1
t
PD
t
PD
名字
输出频率
输出频率
输出频率
占空比
[7, 8]
= t
2
÷
t
1
(–1, –2, –3, –4, –1H, –5H)
占空比
[7, 8]
= t
2
÷
t
1
(–1, –2, –3, –4, –1H, –5H)
测试条件
30 pF负载，所有设备
20 pF负载， -1H ， -5H设备
[9]
15 pF负载， -1，-2 ，-3，-4设备
测量1.4V ，女
OUT
66.66 MHz的
30 pF负载
测量1.4V ，女
OUT
＆ LT ; 50兆赫
15 pF负载
民
10
10
10
40.0
45.0
典型值。
–
–
–
50.0
50.0
最大
100
133.3
133.3
60.0
55.0
单位
兆赫
兆赫
兆赫
%
%
笔记
6.同时适用于参考时钟和FBK 。
7.参数是通过设计和特性保证。不是100 ％生产测试。
8.所有参数都指定了加载输出。
9. CY2308-5H有133.33 MHz的最大输入频率和66.67 MHz的最大输出功率。
文件编号： 38-07146牧师* H
第15 4
[+ ]反馈
CY2308
3.3V零延迟缓冲器
特点
■
■
■
■
■
■
■
■
■
零输入输出传输延迟，可调
在FBK输入电容负载
多种配置，请参阅
“可用CY2308的配置
范“
第3页上
多个低输出偏斜
两家银行的四路输出，三stateable两个选择
输入
10 MHz至133 MHz的工作范围
75 ps的典型周期到周期抖动（ 15 PF， 66兆赫）
节省空间的16引脚150密耳SOIC封装或16引脚TSSOP
3.3V操作
提供工业级温度
输入解码“
第2页“ 。如果所有的输出时钟都没有
要求B银行处于三态。输入时钟是直接
施加到由输出为芯片和系统测试目的
在选择输入。
该CY2308 PLL进入的时候有一个掉电状态
在REF输入没有上升沿。在这种模式下，所有的输出都
三态并且PLL被关闭导致小于
50
μA
的电流消耗。在PLL中两个额外的关闭
如表中所示的情况下
“选择输入解码”
on
第2页。
多CY2308设备接受相同的输入时钟和
在一个系统中分发。在这种情况下，之间的歪斜
两款器件的输出小于700 ps的。
该CY2308是在五个不同的配置，可
表中所示的
“可用CY2308配置”
on
3. CY2308-1页是基座部分，其中所述输出
频率等于参考，如果有，在无反
反馈路径。该CY2308-1H是的高驱版
-1，上升和下降在此设备上时间要快得多。
该CY2308-2能够获得2X和1X的用户
频率上的每个输出库。的确切配置和
输出频率取决于驱动的输出
反馈引脚。该CY2308-3能够获得4X用户
和2X频率的输出。
该CY2308-4使得用户能够获得关于所有2X时钟
输出。因此，该部分是非常通用的，并用于在一个
各种应用程序。
该CY2308-5H与REF / 2高驱动版本上都
银行。
功能说明
该CY2308是3.3V零延迟缓冲器设计分布
在高速时钟PC，工作站，数据通信，电信，和
其它高性能应用。
该器件具有片上PLL的锁定到输入时钟
呈现在REF引脚。 PLL反馈驱动到
FBK销，并从输出中的一个获得的。该
输入至输出偏斜小于350 ps的输出至输出
偏斜小于200 ps的。
该CY2308拥有的每四个输出是两家银行
通过选择输入来控制，如图中的表
Select
逻辑框图
/2
REF
PLL
MUX
FBK
CLKA1
CLKA2
CLKA3
CLKA4
/2
额外的除法器（ -3 ， -4 ）
额外的除法器（ -5H ）
S2
S1
选择输入
解码
/2
CLKB1
CLKB2
CLKB3
额外的分频器（ -2，-3 ）
CLKB4
赛普拉斯半导体公司
文件编号： 38-07146牧师* E
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2007年8月3日
[+ ]反馈
CY2308
引脚配置
图1.引脚图 - 16引脚SOIC
顶视图
REF
CLKA1
CLKA2
V
DD
GND
CLKB1
CLKB2
S2
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
FBK
CLKA4
CLKA3
V
DD
GND
CLKB4
CLKB3
S1
表1.引脚定义 - 16引脚SOIC
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
REF
[1]
CLKA1
[2]
CLKA2
[2]
V
DD
GND
CLKB1
S2
[3]
S1
[3]
CLKB3
[2]
CLKB4
[2]
GND
V
DD
CLKA3
[2]
CLKA4
[2]
FBK
[2]
信号
时钟输出， A银行
时钟输出， A银行
3.3V电源
地
时钟输出， B银行
时钟输出， B银行
选择输入， 2位
选择输入， 1位
时钟输出， B银行
时钟输出， B银行
地
3.3V电源
时钟输出， A银行
时钟输出， A银行
PLL反馈输入
描述
输入参考频率，可承受5V输入
CLKB2
[2]
选择输入解码
S2
0
0
1
1
S1
0
1
0
1
时钟A1A4
三州
驱动的
驱动的
[4]
驱动的
时钟B1B4
三州
三州
驱动的
[4]
驱动的
输出源
PLL
PLL
参考
PLL
PLL关闭
Y
N
Y
N
笔记
1.弱上拉了下来。
2.弱上拉下来的所有输出。
3.弱上拉跌宕这些输入。
4.输出倒在2308-2和2308-3旁路模式时， S2 = 1， S1 = 0 。
文件编号： 38-07146牧师* E
分页： 15 2
[+ ]反馈
CY2308
可用CY2308配置
设备
CY2308–1
CY2308–1H
CY2308–2
CY2308–2
CY2308–3
CY2308–3
CY2308–4
CY2308–5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
B组频率
参考
参考
Reference/2
参考
引用或参考
[5]
2 X参考
2 X参考
参考/ 2
零延迟和偏移控制
表2. REF 。输入CLKA / CLKB延迟与差异加载FBK引脚和CLKA / CLKB引脚之间
关闭CY2308的反馈环路中， FBK引脚被驱动
从任意的八个可用输出管脚。输出驱动
FBK引脚驱动的7 pF的总负荷加上任何额外的负载
它的驱动器。该输出的剩余的相对负载
输出调节的输入 - 输出延迟。这示于
表2中。
对于需要零输入输出延时，所有输出的应用
包括一个提供反馈同样加载。
如果需要的输入 - 输出延迟的调整中，使用
零
延迟和偏移控制
图形计算负载的差异
反馈输出和剩余产出之间。
对于零输出，输出偏斜，输出同样加载。为
使用CY2308的更多信息，请参考应用笔记
“ CY2308 ：零延迟缓冲器”。
记
5.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用CY2308-2 。
文件编号： 38-07146牧师* E
第15 3
[+ ]反馈
CY2308
最大额定值
电源电压对地电位................- 0.5V至+ 7.0V
DC输入电压（参考文献除外） .............. -0.5V到V
DD
+ 0.5V
直流输入电压REF ........................................... -0.5到7V
存储温度.................................. -65 ° C至+ 150°C
结温................................................ .. 150℃
静电放电电压
（ MIL -STD -883方法3015 ） .................................... >2000V
工作条件商用温度装置
参数
V
DD
T
A
C
L
C
IN
t
PU
电源电压
工作温度（环境温度）
负载电容，低于100 MHz的
负载电容，从100 MHz到133 MHz的
输入电容
[6]
上电时所有V
DD
s到达到指定的最低电压
（功率坡道必须是单调）
描述
民
3.0
0
–
–
–
0.05
最大
3.6
70
30
15
7
50
单位
V
°C
pF
pF
pF
ms
电气特性的商用温度装置
参数
V
IL
V
IH
I
IL
I
IH
V
OL
V
OH
I
DD
（ PD模式）
I
DD
描述
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电压
[7]
输出高电压
[7]
V
IN
= 0V
V
IN
= V
DD
I
OL
= 8毫安（ -1，-2 ，-3，-4 ）
I
OL
= 12 MA（ -1H ， -5H ）
I
OH
= -8毫安（ -1，-2 ，-3，-4 ）
I
OH
= -12毫安（ -1H ， -5H ）
空载输出， 100MHz的REF ，
在V选择输入
DD
或GND
空载输出， 66 MHz的REF
(–1, –2, –3, –4)
空载输出， 33 MHz的REF
(–1, –2, –3, –4)
测试条件
民
–
2.0
–
–
–
2.4
–
–
–
–
–
最大
0.8
–
50.0
100.0
0.4
–
12.0
45.0
70.0
(–1H,–5H)
32.0
18.0
单位
V
V
μA
μA
V
V
μA
mA
mA
mA
mA
掉电电源电流REF = 0兆赫
电源电流
记
6.同时适用于参考时钟和FBK 。
7.参数是通过设计和特性保证。不是100 ％生产测试。
文件编号： 38-07146牧师* E
第15 4
[+ ]反馈
CY2308
开关特性的商用温度装置
[8]
参数
t
1
t
1
t
1
名字
输出频率
输出频率
输出频率
占空比
[7]
= t
2
÷
t
1
(–1, –2, –3, –4, –1H, –5H)
占空比
[7]
= t
2
÷
t
1
(–1, –2, –3, –4, –1H, –5H)
t
3
t
3
t
3
t
4
t
4
t
4
t
5
上升时间
[7]
(–1, –2, –3, –4)
上升时间
[7]
(–1, –2, –3, –4)
上升时间
[7]
(–1H, –5H)
下降时间
[7]
(–1, –2, –3, –4)
下降时间
[7]
(–1, –2, –3, –4)
下降时间
[7]
(–1H, –5H)
输出到输出偏斜上
同一家银行
(–1, –2, –3, –4)
[7]
输出到输出偏斜
(–1H, –5H)
测试条件
30 pF负载，所有设备
20 pF负载， -1H ， -5H设备
[9]
15 pF负载， -1，-2 ，-3，-4设备
测量1.4V ，女
OUT
66.66 MHz的
30 pF负载
测量1.4V ，女
OUT
<50.0兆赫
15 pF负载
测量0.8V和2.0V之间，
30 pF负载
测量0.8V和2.0V之间，
15 pF负载
测量0.8V和2.0V之间，
30 pF负载
测量0.8V和2.0V之间，
30 pF负载
测量0.8V和2.0V之间，
15 pF负载
测量0.8V和2.0V之间，
30 pF负载
所有输出同样装
分钟。
10
10
10
40.0
45.0
–
–
–
–
–
–
–
典型值。
–
–
–
50.0
50.0
–
–
–
–
–
–
–
马克斯。
100
133.3
133.3
60.0
55.0
2.20
1.50
1.50
2.20
1.50
1.25
200
单位
兆赫
兆赫
兆赫
%
%
ns
ns
ns
ns
ns
ns
ps
所有输出同样装
–
–
–
–
–
1
–
–
–
–
–
–
–
–
–
0
0
–
75
–
–
–
–
–
200
200
400
±250
700
ps
ps
ps
ps
ps
V / ns的
输出银行A到输出
所有输出同样装
B银行歪斜（ -1 ， -4 ， -5H ）
输出银行A到输出
B银行歪斜（ -2，-3 ）
t
6
t
7
t
8
t
J
所有输出同样装
延迟，楼盘上升沿测量V
DD
/2
FBK上升沿
[7]
设备到设备斜
[7]
输出压摆率
[7]
循环周期抖动
[7]
(–1, –1H, –4, –5H)
测量V
DD
/ 2的FBK销
器件
测量0.8V和2.0V之间的-1H ，
使用测试电路2 -5H设备
测得66.67兆赫，输出装，
15 pF负载
测得66.67兆赫，输出装，
30 pF负载
测得133.3兆赫，输出装，
15 pF负载
200
200
100
400
400
1.0
ps
ps
ps
ps
ps
ms
t
J
循环周期抖动
[7]
(–2, –3)
测得66.67兆赫，输出装
30 pF负载
测得66.67兆赫，输出装
15 pF负载
t
LOCK
PLL锁定时间
[7]
稳定的电力供应，有效时钟介绍
在REF和FBK引脚
笔记
8.所有参数都指定了加载输出。
9. CY2308-5H有133.33 MHz的最大输入频率和66.67 MHz的最大输出功率。
文件编号： 38-07146牧师* E
第15个5
[+ ]反馈
QQ：2881677436 复制
