CY22E016L
销刀豆网络gurations
V
帽
NC
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
DQ0
DQ1
DQ2
V
SS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
V
CC
WE
HSB
A
8
A
9
NC
OE
A
10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
28-SOIC
顶视图
（不按比例）
23
22
21
20
19
18
17
16
15
引脚德网络nitions
引脚名称
A
0
–A
10
WE
CE
OE
V
SS
V
CC
HSB
IO类型
输入
输入
输入
输入
地
描述
地址输入。
用于选择的2048个字节的nvSRAM之一。
写使能输入，低电平有效。
当选择的低，这写的IO引脚的地址数据
位置锁存由CE的下降沿。
芯片使能输入，低电平有效。
当低，选择芯片。当HIGH ，取消选择的芯片。
输出使能，低电平有效。
该低电平有效OE输入使能时读取的数据输出缓冲器
周期。拉高OE HIGH导致IO引脚三态。
地面的装置。
被连接到系统接地。
DQ0 - DQ7输入/输出
双向数据IO线。
作为根据操作的输入或输出线路。
电源
电源输入到该设备。
输入/输出
五金店忙（ HSB ） 。
低电平时，此输出表明五金店正在进行中。
当拉低外部向芯片时，它启动一个非易失STORE操作。内部弱上拉
电阻保持在该引脚为高电平，如果没有连接（连接可选）。
电源
自动存储电容。
提供电源的nvSRAM在断电时，从SRAM数据存储
非易失性元件。
无连接
未连接。
该管脚没有连接到模具上。
V
帽
NC
文件编号： 001-06727修订版* D
第14页2
[+ ]反馈
CY22E016L
设备操作
该CY22E016L的nvSRAM是由两个功能康波
堂费成对在相同的物理单元中。这是一个SRAM
存储器单元和一个非易失性QuantumTrap细胞。该SRAM
存储单元作为一个标准的快速静态RAM 。在数据
SRAM被转移至非易失性的细胞（对STORE
操作）或从非易失性细胞到SRAM（该RECALL
操作）。这种独特的架构允许存储和调用
的所有细胞中平行。在STORE和RECALL操作
系统蒸发散， SRAM的读写操作都被禁止。该
CY22E016L支持无限读取和写入操作类似于典型
SRAM 。此外，它提供了从无限RECALL操作
非易失性细胞和多达百万STORE操作。
对存储系统的充电功率下降。用户
但是，必须保证V
CC
不低于3.6V
在10毫秒STORE周期..
图1.自动存储模式
10K欧姆
1
28
27
26
SRAM读
该CY22E016L执行一个读周期，每当CE和OE
是低，而WE和HSB是HIGH 。指定的地址
对引脚
0–10
确定哪一个的2048个数据字节是
访问。当由地址转换开始的读取，
的输出是有效的t的延迟之后
AA
（读周期1 ） 。如果
读取由CE或OE启动，则输出在t有效
ACE
或
t
美国能源部
，以较迟者为准（读周期2 ） 。数据输出
多次回应，以解决内部的T改变
AA
ACCESS
时间，而不需要任何控制输入引脚的过渡，
并保持有效，直到另一个地址变更，或直到CE或OE
被拉高，否则我们还是HSB变为低电平。
68
U
F
6v, +20%
U
0.1 F
绕行
14
15
SRAM写
写周期完成时CE和WE低，
HSB高。地址输入稳定之前进入
写周期，必须保持稳定，直到CE或WE去
高电平的周期的末尾。对普通IO引脚的数据
IO
0–7
被写入到存储器中，如果它是有效吨
SD ，
年底前
一个我们控制写入或CE年底前控制
WRITE 。请OE高在整个写周期，以避免
数据总线争上常见的IO线。如果OE保持低电平，
内部电路断开输出缓冲器吨
HZWE
之后，我们去
低。
图2.系统电源模式
10K欧姆
1
28
27
26
自动存储操作
在正常的自动存储操作中， CY22E016L平
从V电流
CC
到连接至V的电容器进行充电
帽
引脚。此存储的电荷是所用的芯片执行单
存储操作。上电后，当上了V的电压
帽
引脚低于V
开关
，部分自动断开
V
帽
引脚从V
CC
并发起STORE操作。
图1
示出了存储电容器的正确连接
(V
帽
）自动存储操作。电荷存储电容器，
一个容量为68之间
μF
和220
μF
（ ±20％）额定
6V，设置。在系统上电模式下， V
CC
和V
帽
是
连接到+ 5V电源没有68
μF
电容。
在这种模式下， CY22E016L的自动存储功能工作
U
0.1 F
绕行
14
15
文件编号： 001-06727修订版* D
10K欧姆
10K欧姆
第14页3
[+ ]反馈
CY22E016L
如果不需要对功率损失的自动商店，则V
CC
被连接到地和+ 5V被施加到V
帽
。这是自动存储
抑制那里的自动存储功能关闭模式。如果
CY22E016L在此配置中操作时，引用到V
CC
被改变到V
帽
整个数据表。在这种模式下，
存储操作触发的HSB引脚。它不是
允许随意这三个选项之间切换。
为了防止不必要的存储操作，自动存储
与那些由外部驱动HSB LOW启动被忽略，
除非至少有一个
写
操作发生以来最
最近存储或调用周期。一个可选的上拉电阻
显示连接到HSB 。这是用于发信号的系统，该系统
在自动存储周期正在进行中。
图3.自动存储禁止模式
0.1
U
F
绕行
引脚连接在一起的HSB销从另一
CY22E016L 。一个外部上拉电阻到+ 5V是必需的，因为
HSB作为一个漏极开路下拉。在V
帽
从销
其他CY22E016L部件连接在一起，并共用一个
电容。电容器尺寸由设备的数量比例
连接到它。当CY22E016L的任何一个检测到一个
功率损耗并声称HSB ，共同HSB引脚将使所有
份请求一条STORE周期。 （一家商店发生在那些
CY22E016L自上次非易失性周期中被写入）。
在任何商店的操作，不管它是如何发起的，
该CY22E016L继续驱动HSB引脚为低电平，释放
它只有当存储完成。完成后，
STORE操作， CY22E016L仍然禁止，直到
HSB引脚为高电平。
HSB如果不使用，则悬空。
10K欧姆
硬件RECALL （上电）
在上电期间或之后的任何低功耗状态（V
CC
＆ LT ;
V
开关
） ，一个内部调出请求被锁定。当V
CC
再次超过V的检测电压
开关
，召回
会自动启动，并采取吨
HRECALL
来完成。
10K欧姆
1
28
27
26
数据保护
该CY22E016L保护数据从损坏中低
电压条件下抑制所有外部发起STORE
和写入操作。当检测到低电压状态
当V
CC
小于V
开关
。如果CY22E016L是在一个写
模式（包括CE和WE是低的）召回后开机
或商店后，写被禁止，直到负
检测CE或WE过渡。这可以防止
在上电和掉电条件下无意中写道。
噪声考虑
14
15
五金店（ HSB ）操作
该CY22E016L提供了HSB引脚用于控制和
在确认存储操作。在HSB引脚用于
请求五金店周期。当HSB引脚驱动
低， CY22E016L有条件启动STORE操作
吨后
延迟
。实际STORE周期的开始，如果在写
SRAM发生了自上次存储或调用周期。该
HSB引脚还可以作为一个开漏驱动器的内部驱动
低，表明处于忙碌状态，而STORE （由启动
任何装置）正在进行中。
SRAM的读写操作正在进行的时候
热备份驱动为低电平给出的时间内完成任何手段
启动之前的存储操作。之后HSB变为低电平，使
CY22E016L继续SRAM操作在t
延迟
。中
t
延迟
，多个SRAM读取操作发生。如果一个写
在进展时HSB被拉低，允许一个时间，
t
延迟
，即可完成。然而，任何SRAM写周期
之后HSB变为低电平要求被抑制，直至HSB回报
高。
在HSB引脚用于同步多个CY22E016L而
利用单个较大的电容器。工作在这种模式下， HSB
该CY22E016L是一种高速内存。它必须具有高
约0.1μF高频旁路电容连接
V之间
CC
和V
SS
使用线索和痕迹是短
成为可能。如同所有的高速CMOS集成电路，小心路由
电源，接地和信号降低电路噪声。
较低的平均有功功率
CMOS技术提供了CY22E016L的好处
绘制显著较少的电流，当它被循环在时间较长
超过50纳秒。
图4
显示我的关系
CC
和
读/写周期时间。最坏情况下的电流消耗
所示的CMOS和TTL电平输入（商业temper-
ATURE范围， Vcc = 5.5V ，在芯片100％占空比使能） 。只
当芯片被禁用备用电流被绘制。整体
由CY22E016L得出平均电流取决于
以下项目：
1.芯片的占空比使
2.整个周期率的访问
3的读写比
4. CMOS与TTL电平输入
5.操作温度
6， V
CC
水平
7. IO负载
第14页4
文件编号： 001-06727修订版* D
[+ ]反馈
