CD54HC4046A ， CD74HC4046A ，
CD54HCT4046A ， CD74HCT4046A
从哈里斯半导体数据表收购
SCHS204J
1998年2月 - 修订2003年12月
高速CMOS逻辑器件
锁相环与VCO
描述
在“ HC4046A和” HCT4046A是高速硅栅
CMOS器件的引脚与的CD4046B兼容
在“ 4000B ”系列。它们是符合规定的
JEDEC标准的7号。
的' HC4046A和' HCT4046A是锁相回路
包含一个线性电压控制振荡器电路
（VCO），以及三种不同的相位比较器（ PC1，PC2和
PC3 ） 。一种信号输入和比较器输入端所共有的
每个比较器。
的信号输入可以直接耦合到大的电压
信号，或间接耦合（与串联电容器）到小
电压信号。自偏置输入电路保持很小的电压
输入放大器的线性区域内的信号。有
无源低通滤波器，所述4046A形成一个二阶环
PLL 。优良的VCO的线性是通过使用所取得
线性运算放大器技术。
特点
[ /标题
(CD74
HC404
6A,
CD74
HCT40
46A)
/子
拍摄对象
（高
速度
CMOS
工作频率范围
- 高达18MHz的（典型值），在V
CC
= 5V
- 在V最小中心为12MHz的频率
CC
= 4.5V
三个相位比较器的选择
- 异或
- 边沿触发JK触发器
- 边沿触发RS触发器
卓越的VCO频率线性度
VCO ，抑制控制ON / OFF键位和低
待机功耗
最小频率漂移
工作电源电压范围
- VCO节。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3V至6V
- 数字部分。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2V到6V
扇出（整个温度范围内）
- 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10输入通道负载
- 公交驱动器输出。 。 。 。 。 。 。 。 。 。 。 。 。 15输入通道负载
宽工作温度范围。 。 。 -55
o
C至125
o
C
平衡传输延迟和转换时间
显着的功耗相比减少LSTTL
逻辑IC
HC类型
- 2V至6V工作
- 高抗噪性：不适用
IL
= 30%, N
IH
的V = 30 ％
CC
在V
CC
= 5V
HCT类型
- 4.5V至5.5V工作电压
- 直接输入通道输入逻辑兼容，
V
IL
= 0.8V （最大值） ，V
IH
= 2V （最小值）
- CMOS兼容输入，我
l
≤
1μA ，在VOL ， VOH
订购信息
产品型号
CD54HC4046AF3A
CD54HCT4046AF3A
CD74HC4046AE
CD74HC4046AM
CD74HC4046AMT
CD74HC4046AM96
CD74HC4046ANSR
CD74HC4046APWR
CD74HC4046APWT
CD74HCT4046AE
CD74HCT4046AM
CD74HCT4046AMT
CD74HCT4046AM96
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
包
16 Ld的CERDIP
16 Ld的CERDIP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOP
16 Ld的TSSOP
16 Ld的TSSOP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
应用
FM调制和解调
频率合成与乘法
频率歧视
音频解码
数据同步和调理
电压 - 频率转换
电机速度控制
注：订货时，使用整个零件编号。该SUF网络XES 96
而R表示磁带和卷轴。该SUF科幻X T表示小量
卷轴250 。
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
2003年，德州仪器
1
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
引脚
CD54HC4046A ， CD54HCT4046A （ CERDIP ）
CD74HC4046A （ PDIP ， SOIC ， SOP ， TSSOP ）
CD74HCT4046A （ PDIP ， SOIC ）
顶视图
PCP
OUT
1
PC1
OUT
2
COMP
IN
3
VCO
OUT
4
INH 5
C1
A
6
C1
B
7
GND 8
16 V
CC
15 PC3
OUT
14 SIG
IN
13 PC2
OUT
12 R
2
11 R
1
10 DEM
OUT
9 VCO
IN
工作原理图
2
3
COMP
IN
14
SIG
IN
15
PC1
OUT
PC3
OUT
PC2
OUT
PCP
OUT
φ
13
1
6
C1
A
C1
B
R
1
R
2
VCO
IN
INH
7
11
12
9
5
VCO
10
DEM
OUT
4
VCO
OUT
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
符号
PCP
OUT
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
VCO
IN
DEM
OUT
R
1
R
2
PC2
OUT
SIG
IN
PC3
OUT
V
CC
名称和功能
相位比较器输出的脉冲
相位比较器1输出
比较器输入
VCO输出
禁止输入
电容C1连接A
电容C1连接B
地（ 0V ）
VCO输入
解调器输出
电阻R1连接
电阻R2连接
相位比较器2输出
信号输入
相位比较器3输出
正电源电压
2
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
C1
6
C1
A
C1
B
7 4
VCO
OUT
3
COMP
IN
14
SIG
IN
PC1
OUT
2
+
V
REF
12 R2
R2
11 R1
R1
S
D
PC3
OUT
Q
Q
15
-
VCO
R
D
V
CC
-
10
R5
DEM
OUT
+
V
CC
D
Q
UP
p
PC2
OUT
13
R3
C2
n
-
+
CP Q
R
D
V
CC
D
Q
GND
1
PCP
OUT
下
CP
Q
R
D
INH
5
VCO
IN
9
图1.逻辑图
概述
VCO
压控振荡器需要一个外部电容C1 （ C1之间
A
和C1
B
），以及一个外部电阻R1 （R之间
1
和
GND），或两个外部电阻R1和R2 （R之间
1
和
接地，且R
2
和GND） 。电阻器R1和电容器C1
确定VCO的频率范围。电阻R2
使压控振荡器具有频率（如果需要）的偏移量。看
逻辑图，如图1所示。
该VCO简化网络连接的高输入阻抗上课的设计
低通滤池通过给设计师一个广泛的选择
电阻/电容范围。为了不加载该低通
滤波器， VCO的输入电压的解调器输出是
引脚10 （ DEM提供
OUT
） 。与传统的
技术，其中DEM
OUT
电压是一个阈值
比VCO输入电压，此处DEM的电压下
OUT
电压等于该VCO输入。如果DEM
OUT
被使用时，一
负载电阻（R
S
）应该从DEM连接
OUT
to
GND ;如果未使用， DEM
OUT
应由开放。该VCO
输出（ VCO
OUT
）可以被直接连接到
比较器的输入（ COMP
IN
） ，或者通过连接的频
分频器。 VCO输出信号的一个特定的编占空比
的50％。低水平的抑制输入（ INH ）使VCO
和解调器，而一个高电平变为都关闭，以
降低待机功耗。
相位比较器
信号输入（SIG
IN
）可以被直接耦合到所述自
在销14的偏置放大器呃提供的信号摆幅
标准的HC系列输入逻辑电平之间。
电容耦合所需的较小的信号
秋千。
相位比较器1 （ PC1 ）
这是一个异或网络。的信号和比较器
输入频率（F
i
）必须有一个50 ％的占空因数，以获得
最大锁定范围。的传递特性
PC1 ，假设纹波（F
r
= 2f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
）其中，V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC1OUT
（通过低通滤波器） 。
从PC1的平均输出电压，提供给VCO输入
通过低通滤波器，并见于在解调器输出
引脚10 （V
DEMOUT
） ，是相区别的所得
的信号（ SIG
IN
）和比较器的输入（COMP
IN
）为
在如图2所示的V平均
DEM
等于1/2
V
CC
当存在于SIG无信号或噪声
IN
以及与此
输入VCO的中心频率处振荡（六
o
).
锁定在f典型波形为PC1循环
o
显示
在网络连接gure 3 。
3
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率捕捉范围（ 2F
C
）是德网络定义为
频率范围的输入信号在其上的PLL会如果锁定
它最初是失锁。频率锁定范围（ 2F
L
）是
德音响定义为输入信号的频率范围在其上
环路保持锁定状态，如果它最初是在锁。捕获
范围小于或等于锁定范围。
与PC1 ，在捕获范围依赖于低通滤波器
特性，并且可以由大到锁定范围。
这种配置甚至保留了锁的行为非常嘈杂
输入信号。典型的这种类型的相位比较器的是
它可以锁定到输入频率接近的谐波
VCO的中心频率。
V
CC
1/2 V
CC
V
DEMOUT （ AV ）
V
DEMOUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
），其中
V
DEMOUT
是在销10的解调器输出;
V
DEMOUT
= V
PC2OUT
（通过低通滤波器） 。
从PC2的平均输出电压，经由馈送到VCO
低通滤波器，看到在解调器输出引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图4的典型波形
为PC2环路锁定在f
o
示于图5中。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
-360
o
0
o
φ
DEMOUT
360
o
0
0
o
90
o
φ
DEMOUT
180
o
图2.相位比较器1 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC1OUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
图4.相位比较器2 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC2OUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC2
OUT
高阻抗OFF - 州
COMP
IN
VCO
OUT
VCO
IN
PCP
OUT
PC1
OUT
V
CC
VCO
IN
GND
V
CC
GND
SIG
IN
图5.典型波形使用PLL相位
比较器2 ， LOOP锁定在f
o
图3.典型波形使用PLL相位
比较器1 ， LOOP锁定在f
o
相位比较器2 （ PC2 ）
这是一个正边沿触发的相位和频率
探测器。当PLL使用该比较器，环路
通过积极的信号转换和控制的职责
SIG的因素
IN
和COMP
IN
并不重要。 PC2
包括两个D- FL型IP- FL OPS ，控制门和一个三
状态输出级。电路功能作为一个上下
计数器（图1） ，其中SIG
IN
导致一个向上计数和
COMP
IN
向下计数。 PC2的传递函数
假设纹波（F
r
= f
i
）被抑制，是：
当SIG的频率
IN
和COMP
IN
是相等的，但
SIG的相
IN
导致了COMP的
IN
中，p型输出
司机在PC2
OUT
对于对应于一个时间被保持“ON”时
的相位差（ φ
DEMOUT
） 。当SIG的相
IN
落后的COMP的
IN
中，n型驱动器保持“开启”。
当SIG的频率
IN
比的高
COMP
IN
中，p型的输出驱动器的大部分保持“ON”时
该输入信号的周期时间，并且为的剩余
周期都n型和p型驱动器是“关”（三态） 。如果
在SIG
IN
频率比COMP下
IN
频率，
然后它被保持“ON”时为大多数的n型驱动器
周期。接着，在电容器（C2）上的电压的
所述低通滤波器连接到PC2
OUT
变化，直到
信号与比较器输入相等相位和
4
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率。在这个稳定的点C2上的电压保持
常量作为PC2输出为三态和VCO
输入引脚9是一个高阻抗。此外，在这种情况下，
在相位比较器的脉冲输出信号（PCP
OUT
)
是高电平，因此可用于表示一个锁定
条件。
因此， PC2 ， SIG之间不存在相位差的存在
IN
和COMP
IN
以上VCO的整个频率范围。
另外，功率耗散由于低通滤波器是
降低，因为这两个p型和n型驱动器是“关”为
大部分的信号输入周期。但是应当指出的是，
PLL的锁定范围为这种类型的相位比较器是等于
捕获范围，并独立于低通滤波器的。
在与SIG没有信号存在
IN
中，VCO调，通过PC2 ，
到它的最低频率。
相位比较器3 （ PC3 ）
这是一个正边沿触发的顺序相
使用检测器的RS型触发器。当PLL被使用
这个比较器，该回路是由阳性信号控制
过渡和SIG的责任因素
IN
和COMP
IN
是
并不重要。 PC3的传递特性，
假设纹波（F
r
= f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ 2P ） （ FSIG
IN
- FCOMP
IN
），其中
V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC3OUT
（通过低通滤波器） 。
从PC3的平均输出，经由低馈送到VCO
低通滤波器，看到在解调器的引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图6.典型
波形为PC3环路锁定在f
o
示于
图7 。
PC3的相 - 输出响应特性
（图6），不同之处在于PC2的，所述相位角
SIG之间
IN
和COMP
IN
从0变化
o
和360
o
并且是180
o
在中心频率。 PC3还提供了一
更大的电压摆幅比PC2输入相位差
但作为aconsequence VCO输入的纹波含量
信号为高。在与SIG没有信号存在
IN
中，VCO
调整，通过PC3 ，它的最高频率。
将HC和HCT版本之间的区别仅在于
对INH输入的输入电平特定网络阳离子。该输入禁用
VCO的部分。比较器的部分是相同的，所以
有在SIG的没有区别
IN
（引脚14）或COMP
IN
（ 3脚）的HC和HCT版本之间的投入。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
0
o
180
o
φ
DEMOUT
360
o
图6.相位比较器3 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC3OUT
= (V
CC
/ 2π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC3
OUT
VCO
IN
V
CC
GND
图7.典型波形使用PLL相位
比较器3 ， LOOP锁定在f
o
5
CD54HC4046A ， CD74HC4046A ，
CD54HCT4046A ， CD74HCT4046A
从哈里斯半导体数据表收购
SCHS204J
1998年2月 - 修订2003年12月
高速CMOS逻辑器件
锁相环与VCO
描述
在“ HC4046A和” HCT4046A是高速硅栅
CMOS器件的引脚与的CD4046B兼容
在“ 4000B ”系列。它们是符合规定的
JEDEC标准的7号。
的' HC4046A和' HCT4046A是锁相回路
包含一个线性电压控制振荡器电路
（VCO），以及三种不同的相位比较器（ PC1，PC2和
PC3 ） 。一种信号输入和比较器输入端所共有的
每个比较器。
的信号输入可以直接耦合到大的电压
信号，或间接耦合（与串联电容器）到小
电压信号。自偏置输入电路保持很小的电压
输入放大器的线性区域内的信号。有
无源低通滤波器，所述4046A形成一个二阶环
PLL 。优良的VCO的线性是通过使用所取得
线性运算放大器技术。
特点
[ /标题
(CD74
HC404
6A,
CD74
HCT40
46A)
/子
拍摄对象
（高
速度
CMOS
工作频率范围
- 高达18MHz的（典型值），在V
CC
= 5V
- 在V最小中心为12MHz的频率
CC
= 4.5V
三个相位比较器的选择
- 异或
- 边沿触发JK触发器
- 边沿触发RS触发器
卓越的VCO频率线性度
VCO ，抑制控制ON / OFF键位和低
待机功耗
最小频率漂移
工作电源电压范围
- VCO节。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3V至6V
- 数字部分。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2V到6V
扇出（整个温度范围内）
- 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10输入通道负载
- 公交驱动器输出。 。 。 。 。 。 。 。 。 。 。 。 。 15输入通道负载
宽工作温度范围。 。 。 -55
o
C至125
o
C
平衡传输延迟和转换时间
显着的功耗相比减少LSTTL
逻辑IC
HC类型
- 2V至6V工作
- 高抗噪性：不适用
IL
= 30%, N
IH
的V = 30 ％
CC
在V
CC
= 5V
HCT类型
- 4.5V至5.5V工作电压
- 直接输入通道输入逻辑兼容，
V
IL
= 0.8V （最大值） ，V
IH
= 2V （最小值）
- CMOS兼容输入，我
l
≤
1μA ，在VOL ， VOH
订购信息
产品型号
CD54HC4046AF3A
CD54HCT4046AF3A
CD74HC4046AE
CD74HC4046AM
CD74HC4046AMT
CD74HC4046AM96
CD74HC4046ANSR
CD74HC4046APWR
CD74HC4046APWT
CD74HCT4046AE
CD74HCT4046AM
CD74HCT4046AMT
CD74HCT4046AM96
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
包
16 Ld的CERDIP
16 Ld的CERDIP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOP
16 Ld的TSSOP
16 Ld的TSSOP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
应用
FM调制和解调
频率合成与乘法
频率歧视
音频解码
数据同步和调理
电压 - 频率转换
电机速度控制
注：订货时，使用整个零件编号。该SUF网络XES 96
而R表示磁带和卷轴。该SUF科幻X T表示小量
卷轴250 。
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
2003年，德州仪器
1
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
引脚
CD54HC4046A ， CD54HCT4046A （ CERDIP ）
CD74HC4046A （ PDIP ， SOIC ， SOP ， TSSOP ）
CD74HCT4046A （ PDIP ， SOIC ）
顶视图
PCP
OUT
1
PC1
OUT
2
COMP
IN
3
VCO
OUT
4
INH 5
C1
A
6
C1
B
7
GND 8
16 V
CC
15 PC3
OUT
14 SIG
IN
13 PC2
OUT
12 R
2
11 R
1
10 DEM
OUT
9 VCO
IN
工作原理图
2
3
COMP
IN
14
SIG
IN
15
PC1
OUT
PC3
OUT
PC2
OUT
PCP
OUT
φ
13
1
6
C1
A
C1
B
R
1
R
2
VCO
IN
INH
7
11
12
9
5
VCO
10
DEM
OUT
4
VCO
OUT
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
符号
PCP
OUT
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
VCO
IN
DEM
OUT
R
1
R
2
PC2
OUT
SIG
IN
PC3
OUT
V
CC
名称和功能
相位比较器输出的脉冲
相位比较器1输出
比较器输入
VCO输出
禁止输入
电容C1连接A
电容C1连接B
地（ 0V ）
VCO输入
解调器输出
电阻R1连接
电阻R2连接
相位比较器2输出
信号输入
相位比较器3输出
正电源电压
2
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
C1
6
C1
A
C1
B
7 4
VCO
OUT
3
COMP
IN
14
SIG
IN
PC1
OUT
2
+
V
REF
12 R2
R2
11 R1
R1
S
D
PC3
OUT
Q
Q
15
-
VCO
R
D
V
CC
-
10
R5
DEM
OUT
+
V
CC
D
Q
UP
p
PC2
OUT
13
R3
C2
n
-
+
CP Q
R
D
V
CC
D
Q
GND
1
PCP
OUT
下
CP
Q
R
D
INH
5
VCO
IN
9
图1.逻辑图
概述
VCO
压控振荡器需要一个外部电容C1 （ C1之间
A
和C1
B
），以及一个外部电阻R1 （R之间
1
和
GND），或两个外部电阻R1和R2 （R之间
1
和
接地，且R
2
和GND） 。电阻器R1和电容器C1
确定VCO的频率范围。电阻R2
使压控振荡器具有频率（如果需要）的偏移量。看
逻辑图，如图1所示。
该VCO简化网络连接的高输入阻抗上课的设计
低通滤池通过给设计师一个广泛的选择
电阻/电容范围。为了不加载该低通
滤波器， VCO的输入电压的解调器输出是
引脚10 （ DEM提供
OUT
） 。与传统的
技术，其中DEM
OUT
电压是一个阈值
比VCO输入电压，此处DEM的电压下
OUT
电压等于该VCO输入。如果DEM
OUT
被使用时，一
负载电阻（R
S
）应该从DEM连接
OUT
to
GND ;如果未使用， DEM
OUT
应由开放。该VCO
输出（ VCO
OUT
）可以被直接连接到
比较器的输入（ COMP
IN
） ，或者通过连接的频
分频器。 VCO输出信号的一个特定的编占空比
的50％。低水平的抑制输入（ INH ）使VCO
和解调器，而一个高电平变为都关闭，以
降低待机功耗。
相位比较器
信号输入（SIG
IN
）可以被直接耦合到所述自
在销14的偏置放大器呃提供的信号摆幅
标准的HC系列输入逻辑电平之间。
电容耦合所需的较小的信号
秋千。
相位比较器1 （ PC1 ）
这是一个异或网络。的信号和比较器
输入频率（F
i
）必须有一个50 ％的占空因数，以获得
最大锁定范围。的传递特性
PC1 ，假设纹波（F
r
= 2f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
）其中，V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC1OUT
（通过低通滤波器） 。
从PC1的平均输出电压，提供给VCO输入
通过低通滤波器，并见于在解调器输出
引脚10 （V
DEMOUT
） ，是相区别的所得
的信号（ SIG
IN
）和比较器的输入（COMP
IN
）为
在如图2所示的V平均
DEM
等于1/2
V
CC
当存在于SIG无信号或噪声
IN
以及与此
输入VCO的中心频率处振荡（六
o
).
锁定在f典型波形为PC1循环
o
显示
在网络连接gure 3 。
3
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率捕捉范围（ 2F
C
）是德网络定义为
频率范围的输入信号在其上的PLL会如果锁定
它最初是失锁。频率锁定范围（ 2F
L
）是
德音响定义为输入信号的频率范围在其上
环路保持锁定状态，如果它最初是在锁。捕获
范围小于或等于锁定范围。
与PC1 ，在捕获范围依赖于低通滤波器
特性，并且可以由大到锁定范围。
这种配置甚至保留了锁的行为非常嘈杂
输入信号。典型的这种类型的相位比较器的是
它可以锁定到输入频率接近的谐波
VCO的中心频率。
V
CC
1/2 V
CC
V
DEMOUT （ AV ）
V
DEMOUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
），其中
V
DEMOUT
是在销10的解调器输出;
V
DEMOUT
= V
PC2OUT
（通过低通滤波器） 。
从PC2的平均输出电压，经由馈送到VCO
低通滤波器，看到在解调器输出引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图4的典型波形
为PC2环路锁定在f
o
示于图5中。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
-360
o
0
o
φ
DEMOUT
360
o
0
0
o
90
o
φ
DEMOUT
180
o
图2.相位比较器1 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC1OUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
图4.相位比较器2 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC2OUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC2
OUT
高阻抗OFF - 州
COMP
IN
VCO
OUT
VCO
IN
PCP
OUT
PC1
OUT
V
CC
VCO
IN
GND
V
CC
GND
SIG
IN
图5.典型波形使用PLL相位
比较器2 ， LOOP锁定在f
o
图3.典型波形使用PLL相位
比较器1 ， LOOP锁定在f
o
相位比较器2 （ PC2 ）
这是一个正边沿触发的相位和频率
探测器。当PLL使用该比较器，环路
通过积极的信号转换和控制的职责
SIG的因素
IN
和COMP
IN
并不重要。 PC2
包括两个D- FL型IP- FL OPS ，控制门和一个三
状态输出级。电路功能作为一个上下
计数器（图1） ，其中SIG
IN
导致一个向上计数和
COMP
IN
向下计数。 PC2的传递函数
假设纹波（F
r
= f
i
）被抑制，是：
当SIG的频率
IN
和COMP
IN
是相等的，但
SIG的相
IN
导致了COMP的
IN
中，p型输出
司机在PC2
OUT
对于对应于一个时间被保持“ON”时
的相位差（ φ
DEMOUT
） 。当SIG的相
IN
落后的COMP的
IN
中，n型驱动器保持“开启”。
当SIG的频率
IN
比的高
COMP
IN
中，p型的输出驱动器的大部分保持“ON”时
该输入信号的周期时间，并且为的剩余
周期都n型和p型驱动器是“关”（三态） 。如果
在SIG
IN
频率比COMP下
IN
频率，
然后它被保持“ON”时为大多数的n型驱动器
周期。接着，在电容器（C2）上的电压的
所述低通滤波器连接到PC2
OUT
变化，直到
信号与比较器输入相等相位和
4
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率。在这个稳定的点C2上的电压保持
常量作为PC2输出为三态和VCO
输入引脚9是一个高阻抗。此外，在这种情况下，
在相位比较器的脉冲输出信号（PCP
OUT
)
是高电平，因此可用于表示一个锁定
条件。
因此， PC2 ， SIG之间不存在相位差的存在
IN
和COMP
IN
以上VCO的整个频率范围。
另外，功率耗散由于低通滤波器是
降低，因为这两个p型和n型驱动器是“关”为
大部分的信号输入周期。但是应当指出的是，
PLL的锁定范围为这种类型的相位比较器是等于
捕获范围，并独立于低通滤波器的。
在与SIG没有信号存在
IN
中，VCO调，通过PC2 ，
到它的最低频率。
相位比较器3 （ PC3 ）
这是一个正边沿触发的顺序相
使用检测器的RS型触发器。当PLL被使用
这个比较器，该回路是由阳性信号控制
过渡和SIG的责任因素
IN
和COMP
IN
是
并不重要。 PC3的传递特性，
假设纹波（F
r
= f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ 2P ） （ FSIG
IN
- FCOMP
IN
），其中
V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC3OUT
（通过低通滤波器） 。
从PC3的平均输出，经由低馈送到VCO
低通滤波器，看到在解调器的引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图6.典型
波形为PC3环路锁定在f
o
示于
图7 。
PC3的相 - 输出响应特性
（图6），不同之处在于PC2的，所述相位角
SIG之间
IN
和COMP
IN
从0变化
o
和360
o
并且是180
o
在中心频率。 PC3还提供了一
更大的电压摆幅比PC2输入相位差
但作为aconsequence VCO输入的纹波含量
信号为高。在与SIG没有信号存在
IN
中，VCO
调整，通过PC3 ，它的最高频率。
将HC和HCT版本之间的区别仅在于
对INH输入的输入电平特定网络阳离子。该输入禁用
VCO的部分。比较器的部分是相同的，所以
有在SIG的没有区别
IN
（引脚14）或COMP
IN
（ 3脚）的HC和HCT版本之间的投入。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
0
o
180
o
φ
DEMOUT
360
o
图6.相位比较器3 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC3OUT
= (V
CC
/ 2π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC3
OUT
VCO
IN
V
CC
GND
图7.典型波形使用PLL相位
比较器3 ， LOOP锁定在f
o
5
CD54HC4046A ， CD74HC4046A ，
CD54HCT4046A ， CD74HCT4046A
从哈里斯半导体数据表收购
SCHS204J
1998年2月 - 修订2003年12月
高速CMOS逻辑器件
锁相环与VCO
描述
在“ HC4046A和” HCT4046A是高速硅栅
CMOS器件的引脚与的CD4046B兼容
在“ 4000B ”系列。它们是符合规定的
JEDEC标准的7号。
的' HC4046A和' HCT4046A是锁相回路
包含一个线性电压控制振荡器电路
（VCO），以及三种不同的相位比较器（ PC1，PC2和
PC3 ） 。一种信号输入和比较器输入端所共有的
每个比较器。
的信号输入可以直接耦合到大的电压
信号，或间接耦合（与串联电容器）到小
电压信号。自偏置输入电路保持很小的电压
输入放大器的线性区域内的信号。有
无源低通滤波器，所述4046A形成一个二阶环
PLL 。优良的VCO的线性是通过使用所取得
线性运算放大器技术。
特点
[ /标题
(CD74
HC404
6A,
CD74
HCT40
46A)
/子
拍摄对象
（高
速度
CMOS
工作频率范围
- 高达18MHz的（典型值），在V
CC
= 5V
- 在V最小中心为12MHz的频率
CC
= 4.5V
三个相位比较器的选择
- 异或
- 边沿触发JK触发器
- 边沿触发RS触发器
卓越的VCO频率线性度
VCO ，抑制控制ON / OFF键位和低
待机功耗
最小频率漂移
工作电源电压范围
- VCO节。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3V至6V
- 数字部分。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2V到6V
扇出（整个温度范围内）
- 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10输入通道负载
- 公交驱动器输出。 。 。 。 。 。 。 。 。 。 。 。 。 15输入通道负载
宽工作温度范围。 。 。 -55
o
C至125
o
C
平衡传输延迟和转换时间
显着的功耗相比减少LSTTL
逻辑IC
HC类型
- 2V至6V工作
- 高抗噪性：不适用
IL
= 30%, N
IH
的V = 30 ％
CC
在V
CC
= 5V
HCT类型
- 4.5V至5.5V工作电压
- 直接输入通道输入逻辑兼容，
V
IL
= 0.8V （最大值） ，V
IH
= 2V （最小值）
- CMOS兼容输入，我
l
≤
1μA ，在VOL ， VOH
订购信息
产品型号
CD54HC4046AF3A
CD54HCT4046AF3A
CD74HC4046AE
CD74HC4046AM
CD74HC4046AMT
CD74HC4046AM96
CD74HC4046ANSR
CD74HC4046APWR
CD74HC4046APWT
CD74HCT4046AE
CD74HCT4046AM
CD74HCT4046AMT
CD74HCT4046AM96
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
包
16 Ld的CERDIP
16 Ld的CERDIP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOP
16 Ld的TSSOP
16 Ld的TSSOP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
应用
FM调制和解调
频率合成与乘法
频率歧视
音频解码
数据同步和调理
电压 - 频率转换
电机速度控制
注：订货时，使用整个零件编号。该SUF网络XES 96
而R表示磁带和卷轴。该SUF科幻X T表示小量
卷轴250 。
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
2003年，德州仪器
1
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
引脚
CD54HC4046A ， CD54HCT4046A （ CERDIP ）
CD74HC4046A （ PDIP ， SOIC ， SOP ， TSSOP ）
CD74HCT4046A （ PDIP ， SOIC ）
顶视图
PCP
OUT
1
PC1
OUT
2
COMP
IN
3
VCO
OUT
4
INH 5
C1
A
6
C1
B
7
GND 8
16 V
CC
15 PC3
OUT
14 SIG
IN
13 PC2
OUT
12 R
2
11 R
1
10 DEM
OUT
9 VCO
IN
工作原理图
2
3
COMP
IN
14
SIG
IN
15
PC1
OUT
PC3
OUT
PC2
OUT
PCP
OUT
φ
13
1
6
C1
A
C1
B
R
1
R
2
VCO
IN
INH
7
11
12
9
5
VCO
10
DEM
OUT
4
VCO
OUT
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
符号
PCP
OUT
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
VCO
IN
DEM
OUT
R
1
R
2
PC2
OUT
SIG
IN
PC3
OUT
V
CC
名称和功能
相位比较器输出的脉冲
相位比较器1输出
比较器输入
VCO输出
禁止输入
电容C1连接A
电容C1连接B
地（ 0V ）
VCO输入
解调器输出
电阻R1连接
电阻R2连接
相位比较器2输出
信号输入
相位比较器3输出
正电源电压
2
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
C1
6
C1
A
C1
B
7 4
VCO
OUT
3
COMP
IN
14
SIG
IN
PC1
OUT
2
+
V
REF
12 R2
R2
11 R1
R1
S
D
PC3
OUT
Q
Q
15
-
VCO
R
D
V
CC
-
10
R5
DEM
OUT
+
V
CC
D
Q
UP
p
PC2
OUT
13
R3
C2
n
-
+
CP Q
R
D
V
CC
D
Q
GND
1
PCP
OUT
下
CP
Q
R
D
INH
5
VCO
IN
9
图1.逻辑图
概述
VCO
压控振荡器需要一个外部电容C1 （ C1之间
A
和C1
B
），以及一个外部电阻R1 （R之间
1
和
GND），或两个外部电阻R1和R2 （R之间
1
和
接地，且R
2
和GND） 。电阻器R1和电容器C1
确定VCO的频率范围。电阻R2
使压控振荡器具有频率（如果需要）的偏移量。看
逻辑图，如图1所示。
该VCO简化网络连接的高输入阻抗上课的设计
低通滤池通过给设计师一个广泛的选择
电阻/电容范围。为了不加载该低通
滤波器， VCO的输入电压的解调器输出是
引脚10 （ DEM提供
OUT
） 。与传统的
技术，其中DEM
OUT
电压是一个阈值
比VCO输入电压，此处DEM的电压下
OUT
电压等于该VCO输入。如果DEM
OUT
被使用时，一
负载电阻（R
S
）应该从DEM连接
OUT
to
GND ;如果未使用， DEM
OUT
应由开放。该VCO
输出（ VCO
OUT
）可以被直接连接到
比较器的输入（ COMP
IN
） ，或者通过连接的频
分频器。 VCO输出信号的一个特定的编占空比
的50％。低水平的抑制输入（ INH ）使VCO
和解调器，而一个高电平变为都关闭，以
降低待机功耗。
相位比较器
信号输入（SIG
IN
）可以被直接耦合到所述自
在销14的偏置放大器呃提供的信号摆幅
标准的HC系列输入逻辑电平之间。
电容耦合所需的较小的信号
秋千。
相位比较器1 （ PC1 ）
这是一个异或网络。的信号和比较器
输入频率（F
i
）必须有一个50 ％的占空因数，以获得
最大锁定范围。的传递特性
PC1 ，假设纹波（F
r
= 2f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
）其中，V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC1OUT
（通过低通滤波器） 。
从PC1的平均输出电压，提供给VCO输入
通过低通滤波器，并见于在解调器输出
引脚10 （V
DEMOUT
） ，是相区别的所得
的信号（ SIG
IN
）和比较器的输入（COMP
IN
）为
在如图2所示的V平均
DEM
等于1/2
V
CC
当存在于SIG无信号或噪声
IN
以及与此
输入VCO的中心频率处振荡（六
o
).
锁定在f典型波形为PC1循环
o
显示
在网络连接gure 3 。
3
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率捕捉范围（ 2F
C
）是德网络定义为
频率范围的输入信号在其上的PLL会如果锁定
它最初是失锁。频率锁定范围（ 2F
L
）是
德音响定义为输入信号的频率范围在其上
环路保持锁定状态，如果它最初是在锁。捕获
范围小于或等于锁定范围。
与PC1 ，在捕获范围依赖于低通滤波器
特性，并且可以由大到锁定范围。
这种配置甚至保留了锁的行为非常嘈杂
输入信号。典型的这种类型的相位比较器的是
它可以锁定到输入频率接近的谐波
VCO的中心频率。
V
CC
1/2 V
CC
V
DEMOUT （ AV ）
V
DEMOUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
），其中
V
DEMOUT
是在销10的解调器输出;
V
DEMOUT
= V
PC2OUT
（通过低通滤波器） 。
从PC2的平均输出电压，经由馈送到VCO
低通滤波器，看到在解调器输出引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图4的典型波形
为PC2环路锁定在f
o
示于图5中。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
-360
o
0
o
φ
DEMOUT
360
o
0
0
o
90
o
φ
DEMOUT
180
o
图2.相位比较器1 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC1OUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
图4.相位比较器2 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC2OUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC2
OUT
高阻抗OFF - 州
COMP
IN
VCO
OUT
VCO
IN
PCP
OUT
PC1
OUT
V
CC
VCO
IN
GND
V
CC
GND
SIG
IN
图5.典型波形使用PLL相位
比较器2 ， LOOP锁定在f
o
图3.典型波形使用PLL相位
比较器1 ， LOOP锁定在f
o
相位比较器2 （ PC2 ）
这是一个正边沿触发的相位和频率
探测器。当PLL使用该比较器，环路
通过积极的信号转换和控制的职责
SIG的因素
IN
和COMP
IN
并不重要。 PC2
包括两个D- FL型IP- FL OPS ，控制门和一个三
状态输出级。电路功能作为一个上下
计数器（图1） ，其中SIG
IN
导致一个向上计数和
COMP
IN
向下计数。 PC2的传递函数
假设纹波（F
r
= f
i
）被抑制，是：
当SIG的频率
IN
和COMP
IN
是相等的，但
SIG的相
IN
导致了COMP的
IN
中，p型输出
司机在PC2
OUT
对于对应于一个时间被保持“ON”时
的相位差（ φ
DEMOUT
） 。当SIG的相
IN
落后的COMP的
IN
中，n型驱动器保持“开启”。
当SIG的频率
IN
比的高
COMP
IN
中，p型的输出驱动器的大部分保持“ON”时
该输入信号的周期时间，并且为的剩余
周期都n型和p型驱动器是“关”（三态） 。如果
在SIG
IN
频率比COMP下
IN
频率，
然后它被保持“ON”时为大多数的n型驱动器
周期。接着，在电容器（C2）上的电压的
所述低通滤波器连接到PC2
OUT
变化，直到
信号与比较器输入相等相位和
4
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率。在这个稳定的点C2上的电压保持
常量作为PC2输出为三态和VCO
输入引脚9是一个高阻抗。此外，在这种情况下，
在相位比较器的脉冲输出信号（PCP
OUT
)
是高电平，因此可用于表示一个锁定
条件。
因此， PC2 ， SIG之间不存在相位差的存在
IN
和COMP
IN
以上VCO的整个频率范围。
另外，功率耗散由于低通滤波器是
降低，因为这两个p型和n型驱动器是“关”为
大部分的信号输入周期。但是应当指出的是，
PLL的锁定范围为这种类型的相位比较器是等于
捕获范围，并独立于低通滤波器的。
在与SIG没有信号存在
IN
中，VCO调，通过PC2 ，
到它的最低频率。
相位比较器3 （ PC3 ）
这是一个正边沿触发的顺序相
使用检测器的RS型触发器。当PLL被使用
这个比较器，该回路是由阳性信号控制
过渡和SIG的责任因素
IN
和COMP
IN
是
并不重要。 PC3的传递特性，
假设纹波（F
r
= f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ 2P ） （ FSIG
IN
- FCOMP
IN
），其中
V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC3OUT
（通过低通滤波器） 。
从PC3的平均输出，经由低馈送到VCO
低通滤波器，看到在解调器的引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图6.典型
波形为PC3环路锁定在f
o
示于
图7 。
PC3的相 - 输出响应特性
（图6），不同之处在于PC2的，所述相位角
SIG之间
IN
和COMP
IN
从0变化
o
和360
o
并且是180
o
在中心频率。 PC3还提供了一
更大的电压摆幅比PC2输入相位差
但作为aconsequence VCO输入的纹波含量
信号为高。在与SIG没有信号存在
IN
中，VCO
调整，通过PC3 ，它的最高频率。
将HC和HCT版本之间的区别仅在于
对INH输入的输入电平特定网络阳离子。该输入禁用
VCO的部分。比较器的部分是相同的，所以
有在SIG的没有区别
IN
（引脚14）或COMP
IN
（ 3脚）的HC和HCT版本之间的投入。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
0
o
180
o
φ
DEMOUT
360
o
图6.相位比较器3 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC3OUT
= (V
CC
/ 2π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC3
OUT
VCO
IN
V
CC
GND
图7.典型波形使用PLL相位
比较器3 ， LOOP锁定在f
o
5
CD54HC4046A ， CD74HC4046A ，
CD54HCT4046A ， CD74HCT4046A
从哈里斯半导体数据表收购
SCHS204J
1998年2月 - 修订2003年12月
高速CMOS逻辑器件
锁相环与VCO
描述
在“ HC4046A和” HCT4046A是高速硅栅
CMOS器件的引脚与的CD4046B兼容
在“ 4000B ”系列。它们是符合规定的
JEDEC标准的7号。
的' HC4046A和' HCT4046A是锁相回路
包含一个线性电压控制振荡器电路
（VCO），以及三种不同的相位比较器（ PC1，PC2和
PC3 ） 。一种信号输入和比较器输入端所共有的
每个比较器。
的信号输入可以直接耦合到大的电压
信号，或间接耦合（与串联电容器）到小
电压信号。自偏置输入电路保持很小的电压
输入放大器的线性区域内的信号。有
无源低通滤波器，所述4046A形成一个二阶环
PLL 。优良的VCO的线性是通过使用所取得
线性运算放大器技术。
特点
[ /标题
(CD74
HC404
6A,
CD74
HCT40
46A)
/子
拍摄对象
（高
速度
CMOS
工作频率范围
- 高达18MHz的（典型值），在V
CC
= 5V
- 在V最小中心为12MHz的频率
CC
= 4.5V
三个相位比较器的选择
- 异或
- 边沿触发JK触发器
- 边沿触发RS触发器
卓越的VCO频率线性度
VCO ，抑制控制ON / OFF键位和低
待机功耗
最小频率漂移
工作电源电压范围
- VCO节。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 3V至6V
- 数字部分。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 2V到6V
扇出（整个温度范围内）
- 标准输出。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 10输入通道负载
- 公交驱动器输出。 。 。 。 。 。 。 。 。 。 。 。 。 15输入通道负载
宽工作温度范围。 。 。 -55
o
C至125
o
C
平衡传输延迟和转换时间
显着的功耗相比减少LSTTL
逻辑IC
HC类型
- 2V至6V工作
- 高抗噪性：不适用
IL
= 30%, N
IH
的V = 30 ％
CC
在V
CC
= 5V
HCT类型
- 4.5V至5.5V工作电压
- 直接输入通道输入逻辑兼容，
V
IL
= 0.8V （最大值） ，V
IH
= 2V （最小值）
- CMOS兼容输入，我
l
≤
1μA ，在VOL ， VOH
订购信息
产品型号
CD54HC4046AF3A
CD54HCT4046AF3A
CD74HC4046AE
CD74HC4046AM
CD74HC4046AMT
CD74HC4046AM96
CD74HC4046ANSR
CD74HC4046APWR
CD74HC4046APWT
CD74HCT4046AE
CD74HCT4046AM
CD74HCT4046AMT
CD74HCT4046AM96
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
-55至125
包
16 Ld的CERDIP
16 Ld的CERDIP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOP
16 Ld的TSSOP
16 Ld的TSSOP
16 Ld的PDIP
16 Ld的SOIC
16 Ld的SOIC
16 Ld的SOIC
应用
FM调制和解调
频率合成与乘法
频率歧视
音频解码
数据同步和调理
电压 - 频率转换
电机速度控制
注：订货时，使用整个零件编号。该SUF网络XES 96
而R表示磁带和卷轴。该SUF科幻X T表示小量
卷轴250 。
注意：这些器件对静电放电敏感。用户应遵循正确的IC处理程序。
版权
2003年，德州仪器
1
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
引脚
CD54HC4046A ， CD54HCT4046A （ CERDIP ）
CD74HC4046A （ PDIP ， SOIC ， SOP ， TSSOP ）
CD74HCT4046A （ PDIP ， SOIC ）
顶视图
PCP
OUT
1
PC1
OUT
2
COMP
IN
3
VCO
OUT
4
INH 5
C1
A
6
C1
B
7
GND 8
16 V
CC
15 PC3
OUT
14 SIG
IN
13 PC2
OUT
12 R
2
11 R
1
10 DEM
OUT
9 VCO
IN
工作原理图
2
3
COMP
IN
14
SIG
IN
15
PC1
OUT
PC3
OUT
PC2
OUT
PCP
OUT
φ
13
1
6
C1
A
C1
B
R
1
R
2
VCO
IN
INH
7
11
12
9
5
VCO
10
DEM
OUT
4
VCO
OUT
引脚说明
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
符号
PCP
OUT
PC1
OUT
COMP
IN
VCO
OUT
INH
C1
A
C1
B
GND
VCO
IN
DEM
OUT
R
1
R
2
PC2
OUT
SIG
IN
PC3
OUT
V
CC
名称和功能
相位比较器输出的脉冲
相位比较器1输出
比较器输入
VCO输出
禁止输入
电容C1连接A
电容C1连接B
地（ 0V ）
VCO输入
解调器输出
电阻R1连接
电阻R2连接
相位比较器2输出
信号输入
相位比较器3输出
正电源电压
2
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
C1
6
C1
A
C1
B
7 4
VCO
OUT
3
COMP
IN
14
SIG
IN
PC1
OUT
2
+
V
REF
12 R2
R2
11 R1
R1
S
D
PC3
OUT
Q
Q
15
-
VCO
R
D
V
CC
-
10
R5
DEM
OUT
+
V
CC
D
Q
UP
p
PC2
OUT
13
R3
C2
n
-
+
CP Q
R
D
V
CC
D
Q
GND
1
PCP
OUT
下
CP
Q
R
D
INH
5
VCO
IN
9
图1.逻辑图
概述
VCO
压控振荡器需要一个外部电容C1 （ C1之间
A
和C1
B
），以及一个外部电阻R1 （R之间
1
和
GND），或两个外部电阻R1和R2 （R之间
1
和
接地，且R
2
和GND） 。电阻器R1和电容器C1
确定VCO的频率范围。电阻R2
使压控振荡器具有频率（如果需要）的偏移量。看
逻辑图，如图1所示。
该VCO简化网络连接的高输入阻抗上课的设计
低通滤池通过给设计师一个广泛的选择
电阻/电容范围。为了不加载该低通
滤波器， VCO的输入电压的解调器输出是
引脚10 （ DEM提供
OUT
） 。与传统的
技术，其中DEM
OUT
电压是一个阈值
比VCO输入电压，此处DEM的电压下
OUT
电压等于该VCO输入。如果DEM
OUT
被使用时，一
负载电阻（R
S
）应该从DEM连接
OUT
to
GND ;如果未使用， DEM
OUT
应由开放。该VCO
输出（ VCO
OUT
）可以被直接连接到
比较器的输入（ COMP
IN
） ，或者通过连接的频
分频器。 VCO输出信号的一个特定的编占空比
的50％。低水平的抑制输入（ INH ）使VCO
和解调器，而一个高电平变为都关闭，以
降低待机功耗。
相位比较器
信号输入（SIG
IN
）可以被直接耦合到所述自
在销14的偏置放大器呃提供的信号摆幅
标准的HC系列输入逻辑电平之间。
电容耦合所需的较小的信号
秋千。
相位比较器1 （ PC1 ）
这是一个异或网络。的信号和比较器
输入频率（F
i
）必须有一个50 ％的占空因数，以获得
最大锁定范围。的传递特性
PC1 ，假设纹波（F
r
= 2f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
）其中，V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC1OUT
（通过低通滤波器） 。
从PC1的平均输出电压，提供给VCO输入
通过低通滤波器，并见于在解调器输出
引脚10 （V
DEMOUT
） ，是相区别的所得
的信号（ SIG
IN
）和比较器的输入（COMP
IN
）为
在如图2所示的V平均
DEM
等于1/2
V
CC
当存在于SIG无信号或噪声
IN
以及与此
输入VCO的中心频率处振荡（六
o
).
锁定在f典型波形为PC1循环
o
显示
在网络连接gure 3 。
3
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率捕捉范围（ 2F
C
）是德网络定义为
频率范围的输入信号在其上的PLL会如果锁定
它最初是失锁。频率锁定范围（ 2F
L
）是
德音响定义为输入信号的频率范围在其上
环路保持锁定状态，如果它最初是在锁。捕获
范围小于或等于锁定范围。
与PC1 ，在捕获范围依赖于低通滤波器
特性，并且可以由大到锁定范围。
这种配置甚至保留了锁的行为非常嘈杂
输入信号。典型的这种类型的相位比较器的是
它可以锁定到输入频率接近的谐波
VCO的中心频率。
V
CC
1/2 V
CC
V
DEMOUT （ AV ）
V
DEMOUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
），其中
V
DEMOUT
是在销10的解调器输出;
V
DEMOUT
= V
PC2OUT
（通过低通滤波器） 。
从PC2的平均输出电压，经由馈送到VCO
低通滤波器，看到在解调器输出引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图4的典型波形
为PC2环路锁定在f
o
示于图5中。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
-360
o
0
o
φ
DEMOUT
360
o
0
0
o
90
o
φ
DEMOUT
180
o
图2.相位比较器1 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC1OUT
= (V
CC
/ π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
图4.相位比较器2 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC2OUT
= (V
CC
/ 4π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC2
OUT
高阻抗OFF - 州
COMP
IN
VCO
OUT
VCO
IN
PCP
OUT
PC1
OUT
V
CC
VCO
IN
GND
V
CC
GND
SIG
IN
图5.典型波形使用PLL相位
比较器2 ， LOOP锁定在f
o
图3.典型波形使用PLL相位
比较器1 ， LOOP锁定在f
o
相位比较器2 （ PC2 ）
这是一个正边沿触发的相位和频率
探测器。当PLL使用该比较器，环路
通过积极的信号转换和控制的职责
SIG的因素
IN
和COMP
IN
并不重要。 PC2
包括两个D- FL型IP- FL OPS ，控制门和一个三
状态输出级。电路功能作为一个上下
计数器（图1） ，其中SIG
IN
导致一个向上计数和
COMP
IN
向下计数。 PC2的传递函数
假设纹波（F
r
= f
i
）被抑制，是：
当SIG的频率
IN
和COMP
IN
是相等的，但
SIG的相
IN
导致了COMP的
IN
中，p型输出
司机在PC2
OUT
对于对应于一个时间被保持“ON”时
的相位差（ φ
DEMOUT
） 。当SIG的相
IN
落后的COMP的
IN
中，n型驱动器保持“开启”。
当SIG的频率
IN
比的高
COMP
IN
中，p型的输出驱动器的大部分保持“ON”时
该输入信号的周期时间，并且为的剩余
周期都n型和p型驱动器是“关”（三态） 。如果
在SIG
IN
频率比COMP下
IN
频率，
然后它被保持“ON”时为大多数的n型驱动器
周期。接着，在电容器（C2）上的电压的
所述低通滤波器连接到PC2
OUT
变化，直到
信号与比较器输入相等相位和
4
CD54HC4046A ， CD74HC4046A ， CD54HCT4046A ， CD74HCT4046A
频率。在这个稳定的点C2上的电压保持
常量作为PC2输出为三态和VCO
输入引脚9是一个高阻抗。此外，在这种情况下，
在相位比较器的脉冲输出信号（PCP
OUT
)
是高电平，因此可用于表示一个锁定
条件。
因此， PC2 ， SIG之间不存在相位差的存在
IN
和COMP
IN
以上VCO的整个频率范围。
另外，功率耗散由于低通滤波器是
降低，因为这两个p型和n型驱动器是“关”为
大部分的信号输入周期。但是应当指出的是，
PLL的锁定范围为这种类型的相位比较器是等于
捕获范围，并独立于低通滤波器的。
在与SIG没有信号存在
IN
中，VCO调，通过PC2 ，
到它的最低频率。
相位比较器3 （ PC3 ）
这是一个正边沿触发的顺序相
使用检测器的RS型触发器。当PLL被使用
这个比较器，该回路是由阳性信号控制
过渡和SIG的责任因素
IN
和COMP
IN
是
并不重要。 PC3的传递特性，
假设纹波（F
r
= f
i
）被抑制，是：
V
DEMOUT
= (V
CC
/ 2P ） （ FSIG
IN
- FCOMP
IN
），其中
V
DEMOUT
是在销10的解调器输出; V
DEMOUT
= V
PC3OUT
（通过低通滤波器） 。
从PC3的平均输出，经由低馈送到VCO
低通滤波器，看到在解调器的引脚10
(V
DEMOUT
），是的相位差得到的
SIG
IN
和COMP
IN
如示于图6.典型
波形为PC3环路锁定在f
o
示于
图7 。
PC3的相 - 输出响应特性
（图6），不同之处在于PC2的，所述相位角
SIG之间
IN
和COMP
IN
从0变化
o
和360
o
并且是180
o
在中心频率。 PC3还提供了一
更大的电压摆幅比PC2输入相位差
但作为aconsequence VCO输入的纹波含量
信号为高。在与SIG没有信号存在
IN
中，VCO
调整，通过PC3 ，它的最高频率。
将HC和HCT版本之间的区别仅在于
对INH输入的输入电平特定网络阳离子。该输入禁用
VCO的部分。比较器的部分是相同的，所以
有在SIG的没有区别
IN
（引脚14）或COMP
IN
（ 3脚）的HC和HCT版本之间的投入。
V
CC
V
DEMOUT （ AV ）
1/2 V
CC
0
0
o
180
o
φ
DEMOUT
360
o
图6.相位比较器3 ：平均输出
电压与输入相区别：
V
DEMOUT
= V
PC3OUT
= (V
CC
/ 2π ） （ φSIG
IN
-
-comp
IN
);
φ
DEMOUT
= （ φSIG
IN
-
-comp
IN
)
SIG
IN
COMP
IN
VCO
OUT
PC3
OUT
VCO
IN
V
CC
GND
图7.典型波形使用PLL相位
比较器3 ， LOOP锁定在f
o
5
QQ：2881677436 复制
